扇出型半导体封装件制造技术

本发明专利技术提供一种扇出型半导体封装件，所述扇出型半导体封装件包括：框架，包括一个或更多个绝缘层并且具有贯穿部；半导体芯片，设置在所述框架的所述贯穿部中并且具有连接垫；连接结构，设置在所述框架和所述半导体芯片的下侧并且包括重新分布层；第一包封剂，覆盖所述半导体芯片的背表面以及所述框架的所述一个或更多个绝缘层中的最上层的绝缘层的顶表面的第一区域，并且在所述贯穿部的侧壁与所述半导体芯片的侧表面之间延伸；以及第二包封剂，覆盖所述框架的所述一个或更多个绝缘层中的所述最上层的绝缘层的所述顶表面的第二区域，并且与所述第一包封剂的在所述框架上的侧表面接触。

Fan out semiconductor package

【技术实现步骤摘要】
扇出型半导体封装件本申请要求于2018年12月19日在韩国知识产权局提交的第10-2018-0165418号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
本公开涉及一种半导体封装件，例如，一种扇出型半导体封装件。
技术介绍
近来，与半导体芯片相关的技术的发展的明显趋势是减小组件的尺寸。因此，在封装技术的领域中，根据对小型半导体芯片等的需求的快速增加，需要半导体封装件在实现多个引脚的同时具有小尺寸。存在满足以上需求的封装技术。这样的封装技术为扇出型半导体封装件。在扇出型半导体封装件中，电连接结构重新分布到设置有半导体芯片的区域的外部，从而使半导体封装件在实现多个引脚的同时具有小尺寸。近来，为了实现高级智能电话的提高的电特性和有效的空间利用并且应用包括不同半导体芯片的半导体封装件的层叠封装(PoP)，在半导体封装件结构中需要背侧电路。此外，为了满足芯片特性的提高和芯片面积的减小，对背侧电路的线和空间的需求增加。
技术实现思路
本公开的一方面在于提供一种扇出型半导体封装件结构，具有精细节距的背侧电路可以以高良率应用到该扇出型半导体封装件结构。根据本公开的一方面，一种扇出型半导体封装件包括：框架，包括一个或更多个绝缘层并且具有贯穿所述一个或更多个绝缘层的贯穿部；半导体芯片，设置在所述框架的所述贯穿部中，具有连接垫；连接结构，设置在所述框架和所述半导体芯片的下侧，包括电连接到所述连接垫的重新分布层；第一包封剂，覆盖所述半导体芯片的背表面以及所述框架的所述一个或更多个绝缘层中的最上层的绝缘层的顶表面的第一区域，并且在所述贯穿部的侧壁与所述半导体芯片的侧表面之间延伸；以及第二包封剂，覆盖所述框架的所述一个或更多个绝缘层中的所述最上层的绝缘层的所述顶表面的第二区域，并且与所述第一包封剂的在所述框架上的侧表面接触。根据本公开的一方面，一种扇出型半导体封装件包括：框架，具有贯穿部并且具有包括第一区域和第二区域的顶表面，在所述第一区域中设置有金属层，所述第二区域围绕所述第一区域，在所述第二区域中设置有布线层；半导体芯片，设置在所述框架的所述贯穿部中，具有连接垫；连接结构，设置在所述框架和所述半导体芯片的下侧，包括电连接到所述连接垫的重新分布层；第一包封剂，覆盖所述半导体芯片和所述金属层的背表面，并且填充所述贯穿部的至少一部分；以及第二包封剂，覆盖所述框架的所述顶表面的所述第二区域和所述布线层的至少一部分，并且延伸以覆盖所述第一包封剂。所述布线层的厚度大于所述金属层的厚度。附图说明通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：图1是示意性示出电子装置系统的示例的框图；图2是示出电子装置的示例的示意性透视图；图3A和图3B是示出扇入型半导体封装件在被封装之前和被封装之后的状态的示意性截面图；图4是示出扇入型半导体封装件的封装工艺的示意性截面图；图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图；图6是示出扇入型半导体封装件嵌入在印刷电路板中并且最终安装在电子装置的主板上的情况的示意性截面图；图7是示出扇出型半导体封装件的示意性截面图；图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；图9是示出扇出型半导体封装件的示例的示意性截面图；图10是沿图9中的线I-I′截取的扇出型半导体封装件的剖切平面图；图11和图12是示出制造图9中的扇出型半导体封装件的示例的工艺图；并且图13示出了扇出型半导体封装件的另一示例。具体实施方式在下文中，将参照附图如下描述本公开的实施例。电子装置图1是示出电子装置系统的示例的示意性框图。参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是也可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。网络相关组件1030可包括实现诸如以下的协议的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括实现各种其他无线标准或协议或者有线标准或协议的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或不电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速度计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、笔记本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1本文档来自技高网...

【技术保护点】
1.一种扇出型半导体封装件，包括：/n框架，包括一个或更多个绝缘层并且具有贯穿所述一个或更多个绝缘层的贯穿部；/n半导体芯片，设置在所述框架的所述贯穿部中，具有连接垫；/n连接结构，设置在所述框架和所述半导体芯片的下侧，包括电连接到所述连接垫的重新分布层；/n第一包封剂，覆盖所述半导体芯片的背表面以及所述框架的所述一个或更多个绝缘层中的最上层的绝缘层的顶表面的第一区域，并且在所述贯穿部的侧壁与所述半导体芯片的侧表面之间延伸；以及/n第二包封剂，覆盖所述框架的所述一个或更多个绝缘层中的所述最上层的绝缘层的所述顶表面的第二区域，并且与所述第一包封剂的在所述框架上的侧表面接触。/n

【技术特征摘要】
20181219 KR 10-2018-01654181.一种扇出型半导体封装件，包括：
框架，包括一个或更多个绝缘层并且具有贯穿所述一个或更多个绝缘层的贯穿部；
半导体芯片，设置在所述框架的所述贯穿部中，具有连接垫；
连接结构，设置在所述框架和所述半导体芯片的下侧，包括电连接到所述连接垫的重新分布层；
第一包封剂，覆盖所述半导体芯片的背表面以及所述框架的所述一个或更多个绝缘层中的最上层的绝缘层的顶表面的第一区域，并且在所述贯穿部的侧壁与所述半导体芯片的侧表面之间延伸；以及
第二包封剂，覆盖所述框架的所述一个或更多个绝缘层中的所述最上层的绝缘层的所述顶表面的第二区域，并且与所述第一包封剂的在所述框架上的侧表面接触。


2.根据权利要求1所述的扇出型半导体封装件，其中，所述框架包括彼此电连接的多个布线层，并且
在所述多个布线层中，最上层的布线层设置在所述最上层的绝缘层的所述第二区域中并且被所述第二包封剂覆盖。


3.根据权利要求2所述的扇出型半导体封装件，所述扇出型半导体封装件还包括金属层，所述金属层设置在所述最上层的绝缘层的所述顶表面的所述第一区域中，
其中，所述金属层被所述第一包封剂覆盖。


4.根据权利要求3所述的扇出型半导体封装件，其中，当从上方观察时，所述金属层围绕所述贯穿部连续地设置。


5.根据权利要求3所述的扇出型半导体封装件，其中，所述最上层的布线层的厚度大于所述金属层的厚度。


6.根据权利要求5所述的扇出型半导体封装件，其中，所述最上层的布线层包括第一导体层和第二导体层，所述第一导体层以与所述金属层的水平相同的水平设置在所述最上层的绝缘层的所述顶表面的所述第二区域中，所述第二导体层设置在所述第一导体层上，所述第二导体层的厚度大于所述第一导体层的厚度，
所述金属层的厚度与所述第一导体层的厚度相同，并且
所述金属层包括与所述第一导体层的金属材料相同的金属材料。


7.根据权利要求3所述的扇出型半导体封装件，其中，所述金属层的侧表面从所述第一包封剂暴露并且与所述第二包封剂接触。


8.根据权利要求2所述的扇出型半导体封装件，其中，所述第一包封剂和所述第二包封剂包括彼此不同的材料。


9.根据权利要求8所述的扇出型半导体封装件，其中，所述第一包封剂包括非感光电介质，并且
所述第二包封剂包括感光电介质。


10.根据权利要求9所述的扇出型半导体封装件，所述扇出型半导体封装件还包括：
金属图案层，设置在所述第二包封剂上；以及
金属过孔，贯穿所述第二包封剂并且将所述金属图案层电连接到所述最上层的布线层。


11.根据权利要求10所述的扇出型半导体封装件，所述扇出型半导体封装件还包括：
第三包封剂，设置在所述第二包封剂上，覆盖所述金属图案层并且具有使所述金属图案层的至少一部分暴露的...

【专利技术属性】
技术研发人员：李昌普，吴俊锡，朴炳律，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR