输入脉冲信号的脉宽滤波电路制造技术

本实用新型专利技术公开了一种输入脉冲信号的脉宽滤波电路，包括信号输入端、第一控制电路、第二控制电路、滤波电路和信号输出端；当信号输入端输入的输入脉冲信号的脉冲宽度小于脉宽滤波电路的滤波宽度时，滤波电路在第一控制电路和第二控制电路的控制下滤除输入脉冲信号，并将得到的输出信号发送给信号输出端进行输出；当信号输入端输入的输入脉冲信号的脉冲宽度大于或等于脉宽滤波电路的滤波宽度时，滤波电路在第一控制电路和第二控制电路的控制下保留输入脉冲信号，并将得到的输出信号发送给信号输出端进行输出，输出信号与输入脉冲信号的延迟时间大于或等于滤波宽度。本实用新型专利技术具有低失真、传输延时小、占用面积小和易于集成等特点。

Pulse width filter circuit of input pulse signal

【技术实现步骤摘要】
输入脉冲信号的脉宽滤波电路
本技术涉及输入脉冲信号的脉宽滤波电路，属于模拟集成电路

技术介绍
输入脉冲信号中往往夹杂着各种噪声信号，若不对这些噪声信号进行处理，而是直接将包含噪声信号的输入脉冲信号输入芯片电路中，则该芯片电路输出的输出信号可能会被扭曲甚至出错，从而降低该芯片电路的鲁棒性。其中，噪声信号可以包括噪声尖峰、短脉冲信号等等。如图1所示，图1中的输入信号IN中包含噪声信号，则输出信号OUT中包含噪声信号对应的不规则信号。为了解决上述问题，通常在芯片电路中的输入级设计一种输入脉冲信号的脉宽滤波电路，该脉宽滤波电路所实现的功能至少包括：当输入脉冲信号的脉冲宽度小于滤波宽度时，该输入脉冲信号被滤除，输出信号保持原状态不变；当输入脉冲信号的脉冲宽度大于滤波宽度时，输出信号为该输入脉冲信号，以使该输入脉冲信号被无失真地传输给下一级电路。相关技术中设计的一种输入脉冲信号的脉宽滤波电路为基于闭环反馈开关控制RC滤波电路，该脉宽滤波电路包括上升电路、下降电路、电容C1、第一反相器INV1和控制器。其中，上升电路包括第一本文档来自技高网...

【技术保护点】
1.一种输入脉冲信号的脉宽滤波电路，其特征在于，所述脉宽滤波电路包括信号输入端、第一控制电路、第二控制电路、滤波电路和信号输出端；/n所述信号输入端分别与所述第一控制电路的第一输入端、所述第二控制电路的第一输入端和所述滤波电路的第一输入端相连；所述信号输出端分别与所述第一控制电路的第二输入端、所述第二控制电路的第二输入端和所述滤波电路的输出端相连；所述第一控制电路的输出端与所述滤波电路的第二输入端相连；所述第二控制电路的输出端与所述滤波电路的第三输入端相连；/n当所述信号输入端输入的输入脉冲信号的脉冲宽度小于所述脉宽滤波电路的滤波宽度时，所述滤波电路在所述第一控制电路和所述第二控制电路的控制下...

【技术特征摘要】
1.一种输入脉冲信号的脉宽滤波电路，其特征在于，所述脉宽滤波电路包括信号输入端、第一控制电路、第二控制电路、滤波电路和信号输出端；
所述信号输入端分别与所述第一控制电路的第一输入端、所述第二控制电路的第一输入端和所述滤波电路的第一输入端相连；所述信号输出端分别与所述第一控制电路的第二输入端、所述第二控制电路的第二输入端和所述滤波电路的输出端相连；所述第一控制电路的输出端与所述滤波电路的第二输入端相连；所述第二控制电路的输出端与所述滤波电路的第三输入端相连；
当所述信号输入端输入的输入脉冲信号的脉冲宽度小于所述脉宽滤波电路的滤波宽度时，所述滤波电路在所述第一控制电路和所述第二控制电路的控制下滤除所述输入脉冲信号，并将得到的输出信号发送给所述信号输出端进行输出；
当所述信号输入端输入的输入脉冲信号的脉冲宽度大于或等于所述脉宽滤波电路的滤波宽度时，所述滤波电路在所述第一控制电路和所述第二控制电路的控制下保留所述输入脉冲信号，并将得到的输出信号发送给所述信号输出端进行输出，所述输出信号与所述输入脉冲信号的延迟时间大于或等于所述滤波宽度。


2.根据权利要求1所述的电路，其特征在于，所述第一控制电路包括第一延时电路、二输入与非门和第一PMOS管；
所述第一延时电路的第一输入端为所述第一控制电路的第一输入端；所述第一延时电路的输出端与所述二输入与非门的第一输入端相连；所述二输入与非门的第二输入端为所述第一控制电路的第二输入端；所述二输入与非门的输出端与所述第一PMOS管的栅极相连；所述第一PMOS管的源极与电源相连；所述第一PMOS管的漏极为所述第一控制电路的输出端；
其中，所述第一延时电路包括第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第一电容；所述第二PMOS管的源极与电源相连；所述第二PMOS管的栅极与第一偏置电平相连；所述第二PMOS管的漏极与所述第三PMOS管的源极相连；所述第三PMOS管的栅极和所述第一NMOS管的栅极相连后为所述第一延时电路的输入端；所述第三PMOS管的漏极、所述第一NMOS管的漏极、所述第一电容的一端、所述第四PMOS管的漏极和所述第三NMOS管的漏极相连；所述第一NMOS管的源极与所述第二NMOS管的漏极相连；所述第二NMOS管的栅极与第二偏置电平相连；所述第二NMOS管的源极与所述第一电容的另一端接地；所述第四PMOS管的源极与电源相连；所述第三NMOS管的源极接地；所述第四PMOS管的漏极和所述第三NMOS管的漏极相连后为所述第一延时电路的输出端；其中，所述第一电容的充电速度由所述第二PMOS管控制，所述第一电容的放电速度由所述第二NMOS管控制；
所述二输入与非门包括第五PMOS管、第六PMOS管、第四NMOS管和第五NMOS管；所述第五PMOS管的源极和所述第六PMOS管的源极分别与电源相连；所述第五PMOS管的漏极、所述第六PMOS管的漏极和所述第四NMOS管的漏极相连后为所述二输入与非门的输出端；所述第五PMOS管的栅极和所述第四NMOS管的栅极相连后为所述二输入与非门的第二输入端；所述第六PMOS管的栅极和所述第五NMOS管的栅极相连后为所述二输入与非门的第一输入端；所述第四NMOS管的源极与所述第五NMOS管的漏极相连，所述第五NMOS管的源极接地。


3.根据权利要求2所述的电路，其特征在于，所述第二控制电路包括第二延时电路、二输入或非门和第六NMOS管；
所述第二延时电路的第一输入端为所述第二控制电路的第一输入端；所述第二延时电路的输出端与所述二输入或非门的第一输入端相连；所述二输入或非门的第二输入端为所述第二控制电路的第二输入端；所述二输入或非门的输出端与所述第六NMOS管的栅极相连；所述第六NMOS管的源极接地；所述第六NMOS管的漏极为所述第二控制电路的输出端；其中，所述第二延时电路包括第七PMOS管、第八PMOS管、第九PMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第二电容；所述第七PMOS管的源极与电源相连；所述第七PMOS管的栅极与第一偏置电平相连；所述第七PMOS管的漏极与所述第八PMOS管的源极相连；所述第八PMOS管的栅极和所述第七NMOS管的栅极相连后为所述第二延时电路的输入端；所述第八PMOS管的漏极、所述第七NMOS管的漏极、所述第二电容的一端、所述第九PMOS管的漏极和所述第九NMOS管的漏极相连；所述第七NMOS管的源极与所述第八NMOS管的漏极相连；所述第八NMOS管的栅极与第二偏置电平相连；所述第八NMOS管的源极与所述第二电容的另一端接地；所述第九PMOS管的源极与电源相连；所述第九NMOS管的源极接地；所述第九PMOS管的漏极和所述第九NMOS管的漏极相连后为所述第二延时电路的输出端；其中，所述第二电容的充电速度由所述第七PMOS管控制，所述第二电容的放电速度由所述第八NMOS管控制；
所述二输入或非门包括第十PMOS管、第十一PMOS管、第十NMOS管和第十一NMOS管；所述第十PMOS管的源极与电源相连；所述第十PMOS管的栅极和所述第十一NMOS管的栅极相连后为所述二输入或非门的第一输入端；所述第十PMOS管的漏极和所述第十一PMOS管的源极相连；所述第十一PMOS管的栅极和所述第十NMOS管的栅极相连后为所述二输入或非门的第二输入端；所述第十一PMOS管的漏极、所述第十NMOS管的漏极和所述第十一NMOS管的漏极相连后为所述二输入或非门的输出端；所述第十NMOS管的源极和所述第十一NMOS管的源极分别接地。...

【专利技术属性】
技术研发人员：张允武，禹阔，吴彩虹，李冬冬，余思远，
申请(专利权)人：无锡安趋电子有限公司，
类型：新型
国别省市：江苏;32