一种功率管栅极驱动电路制造技术

本实用新型专利技术公开了一种功率管栅极驱动电路，包括分别用于对高侧功率管、低侧功率管进行栅极控制的高侧驱动电路与低侧驱动电路，以及上电保护电路；所述上电保护电路为包含耗尽型JFET器件的JFET上电保护电路，所述JFET上电保护电路通过检测电源电压的值控制耗尽型JFET器件的开关状态，耗尽型JFET器件根据电源电压的改变，调整自身耗尽层宽度以调节电流支路的通断，从而达到在母线上电时防止功率管误开启，母线上电后减少电路功耗的目的。相比现有技术，本实用新型专利技术技术方案可在有效实现上电保护功能的同时大幅降低电路功耗。

【技术实现步骤摘要】
一种功率管栅极驱动电路
本技术涉及一种功率管栅极驱动电路，属于模拟集成电路

技术介绍
随着电子电力技术的飞速发展，特别是IGBT和MOSFET等高频自关断元器件应用的日益广泛，驱动电路的设计就显得十分重要，尤其是高压集成电路HVIC驱动的设计。采用性能良好的驱动电路能够使功率开关器件工作在理想的开关状态，同时缩短开关时间，减小开关损耗，对系统的运转效率和稳定性都有重要的意义。图1是传统的功率管栅极驱动电路的内部框图。传统的功率管栅极驱动电路一般包括高侧驱动电路与低侧驱动电路。高侧驱动电路工作的电平范围较高，其电源信号为VB，地信号为VS，输入信号为HIN，输出信号为HO；低侧驱动电路工作的电平范围较低，其电源信号为VCC，地信号为GND，输入信号为LIN，输出信号为LO；如图1所示，高、低侧驱动电路分别将高侧输入信号HIN、低侧输入信号LIN进行信号处理之后，输出高侧信号HO、低侧信号LO，分别对高、低侧功率管进行栅极控制，以控制电路的开关状态。但是由于电路的输出信号直接连接至功率管栅极，无保护措施，在母线电压VBUS上电时，由于寄生电容C1、C2(由于这两个元件并不实际存在，因此附图中均采用虚线连接以示区分)的存在，所述电容C1、电容C2两端产生dV/dt扰动，寄生电容C1、C2将会充电，高、低侧功率器件M1、M2的栅极电位相应抬高。栅源电压VGS高于功率管开启电压时，功率管会发生误开启，导致整个电路不能正常工作。现有技术中，有多种方案可以很好地解决上述的上电误开启问题，目前一种常见的方法是在功率管的栅极和源极之间接入一个阻值较小的电阻，其电路原理如图3所示。这种解决方案的原理是通过在功率管栅极与源极之间接入一个阻值较小的电阻，当发生dV/dt扰动时，寄生电容的充电电流流过该电阻，由于该电阻阻值较小，dV/dt扰动在功率管栅源端产生的扰动峰值小于功率管开启电压，达到上电保护的目的。寄生电容C1、C2上的电流公式为：公式1中iC表示电容的充放电电流，Q代表电容存储的电荷量，t代表时间，VC表示电容两端的电压，C代表电容的电容值。由公式1可知，dV/dt扰动会产生充放电电流iC。电阻R1、R2上的电压公式为：VR＝iCR公式2公式2中VR表示电阻两端的电位差，iC表示电容的充放电电流，R表示电阻的阻值。由公式2可知电阻两端的电位差与电容的充放电电流成正比关系，在电容充放电电流确定的情况下，电阻阻值越小，电阻两端的压差也就越小，即功率管栅源电压越小。母线VBUS上电产生dV/dt扰动，寄生电容的充电电流流过栅极、源极间的电阻，由于电阻阻值较小，导致电阻两端的压差小于功率管开启电压，通过这种方法来避免母线VBUS上电时的误开启。这种方案虽然能解决母线上电时误开启的问题，但是当驱动电路正常工作且驱动电路的输出为高电平时，将有较大电流流过所述电阻，且所述电阻的阻值越小，电流越大，使得驱动电路功耗增加。
技术实现思路
本技术所要解决的技术问题在于克服现有基于下拉电阻的上电保护技术的不足，提供一种功率管栅极驱动电路，可在有效实现上电保护功能的同时大幅降低电路功耗。本技术具体采用以下技术方案解决上述技术问题：一种功率管栅极驱动电路，包括分别用于对高侧功率管、低侧功率管进行栅极控制的高侧驱动电路与低侧驱动电路，以及上电保护电路；所述上电保护电路为包含耗尽型JFET器件的JFET上电保护电路，所述JFET上电保护电路通过检测电源电压的值控制耗尽型JFET器件的开关状态，耗尽型JFET器件根据电源电压的改变，调整自身耗尽层宽度以调节电流支路的通断，从而达到在母线上电时防止功率管误开启，母线上电后减少电路功耗的目的。作为其中一个实现方案，所述JFET上电保护电路由均为耗尽型P沟道JFET器件的第一JFET器件、第二JFET器件构成；第一JFET器件的栅极连接高侧电源，第一JFET器件的漏极与高侧驱动电路输出端、高侧功率管的栅极连接，第一JFET器件的源极连接高侧地，第二JFET器件的栅极连接低侧电源，第二JFET器件的漏极与低侧驱动电路输出端、低侧功率管的栅极连接，第二JFET器件的源极连接低侧地。进一步优选地，所述第一JFET器件的栅源击穿电压大于高侧电源与高侧地的电压差值，所述第一JFET器件的栅源夹断电压小于高侧电源与高侧地的电压差值，所述第一JFET器件的最大漏源电压大于高侧输出的高电平与高侧地的电压差值，所述第二JFET器件的栅源击穿电压大于低侧电源与低侧地的电压差值，所述第二JFET器件的栅源夹断电压小于低侧电源与低侧地的电压差值，所述第二JFET器件的最大漏源电压大于低侧输出的高电平与高侧地的电压差值。作为另一个实现方案，所述JFET上电保护电路由均为耗尽型N沟道JFET器件的第一JFET器件、第二JFET器件，以及第一电阻、第二电阻构成；第一JFET器件的漏极与高侧驱动电路输出端、高侧功率管的栅极连接，第一JFET器件的源极与第一电阻的一端连接，第一电阻的另一端与第一JFET器件的栅极、高侧地连接，第二JFET器件的漏极与低侧驱动电路输出端、低侧功率管的栅极连接，第二JFET器件的源极与第二电阻的一端连接，第二电阻的另一端与第二JFET器件的栅极、低侧地连接。进一步优选地，所述第一JFET器件的栅源击穿电压大于第一电阻上的最大压降值，所述第一JFET器件的最大漏源电压大于高侧输出的高电平与高侧地的电压差值，所述第二JFET器件的栅源击穿电压大于第二电阻上的最大压降值，所述第二JFET器件的最大漏源电压大于低侧输出的高电平与高侧地的电压差值。相比现有技术，本技术技术方案具有以下有益效果：(1)本技术利用耗尽型JFET器件的开关特性，使得所述JFET器件在母线VBUS上电时处于导通状态并使得其导通电阻随相应电源的增大而缓慢增大，使得dV/dt扰动产生时，在功率管栅端引起的电压小于功率管的开启电压，达到了上电保护的作用；并且所述JFET器件在母线VBUS上电后截止或接近截止状态，当驱动电路输出为低电平时，没有电流通过所述JFET器件；当驱动电路输出为高电平时，没有或仅有较小的电流通过所述JFET器件，达到了减少电路功耗的目的。(2)本技术无需引入高压器件，电路简单，仅通过检测电源电压值的改变就可以实现电路的通断，整体电路易于集成。(3)本技术电路不会对功率管正常的开关特性和导通性能产生影响。附图说明图1为传统的功率管驱动电路的结构示意图；图2为图1传统功率管驱动电路母线上电时功率管栅源电压波形图；图3为现有技术中一种使用下拉电阻进行上电保护方案的原理示意图；图4为图3电路中母线上电时功率管栅源电压波形图；图5为图3电路中上电后驱动电路正常工作时的电流波形图；图6为本技术功率管栅极驱动电路第一个实施例的电路原理示意图；图7为第一个实施例的功率管栅极驱动电路中母线上电时功率本文档来自技高网...

【技术保护点】
1.一种功率管栅极驱动电路，包括分别用于对高侧功率管、低侧功率管进行栅极控制的高侧驱动电路与低侧驱动电路，以及上电保护电路；其特征在于，所述上电保护电路为包含耗尽型JFET器件的JFET上电保护电路，所述JFET上电保护电路通过检测电源电压的值控制耗尽型JFET器件的开关状态，耗尽型JFET器件根据电源电压的改变，调整自身耗尽层宽度以调节电流支路的通断，从而达到在母线上电时防止功率管误开启，母线上电后减少电路功耗的目的。/n

【技术特征摘要】
1.一种功率管栅极驱动电路，包括分别用于对高侧功率管、低侧功率管进行栅极控制的高侧驱动电路与低侧驱动电路，以及上电保护电路；其特征在于，所述上电保护电路为包含耗尽型JFET器件的JFET上电保护电路，所述JFET上电保护电路通过检测电源电压的值控制耗尽型JFET器件的开关状态，耗尽型JFET器件根据电源电压的改变，调整自身耗尽层宽度以调节电流支路的通断，从而达到在母线上电时防止功率管误开启，母线上电后减少电路功耗的目的。


2.如权利要求1所述功率管栅极驱动电路，所述JFET上电保护电路由均为耗尽型P沟道JFET器件的第一JFET器件、第二JFET器件构成；第一JFET器件的栅极连接高侧电源，第一JFET器件的漏极与高侧驱动电路输出端、高侧功率管的栅极连接，第一JFET器件的源极连接高侧地，第二JFET器件的栅极连接低侧电源，第二JFET器件的漏极与低侧驱动电路输出端、低侧功率管的栅极连接，第二JFET器件的源极连接低侧地。


3.如权利要求2所述功率管栅极驱动电路，所述第一JFET器件的栅源击穿电压大于高侧电源与高侧地的电压差值，所述第一JFET器件的栅源夹断电压小于高侧电源与高侧地的电压差值，所述第一JFET器件的最大漏源电压大于高侧输出的高...

【专利技术属性】
技术研发人员：张允武，余思远，项子悦，禹阔，吴彩虹，
申请(专利权)人：无锡安趋电子有限公司，
类型：新型
国别省市：江苏;32