一种千兆以太网收发器的时钟切换电路制造技术

本发明专利技术提出一种千兆以太网收发器的时钟切换电路，该电路通过三级同步及互锁机制实现了不同时钟域的平滑切换，不仅避免了跨时钟域时钟切换产生毛刺和亚稳态的风险、保证了电路功能的正确性，而且在复位期间能够提供正确的输出时钟，保证了芯片在复位期间的逻辑功能。

A clock switching circuit of Gigabit Ethernet transceiver

【技术实现步骤摘要】
一种千兆以太网收发器的时钟切换电路
本专利技术属于计算机通信及网络领域，涉及一种千兆以太网收发器的时钟切换电路，尤其适用于以太网控制器、网络服务器、计算机数据存储系统等领域。例如，数据服务中心、大型交换机等。适用于高集成度、低开销的电路设计。
技术介绍
千兆以太网支持gphy和serdes两种收发器，且gphy支持10/100/1000Mbps三种速率；在工作时，用户根据需要可以在gphy和serdes之间进行选择，gphy的通讯速率可以在10M、100M、1000M之间进行切换。但是选择不同的收发器及不同的通讯速率涉及到跨时钟域时钟的动态切换，而3个切换时钟及控制信号来自不同时钟域，如何实现跨时钟域时钟的正确切换同时又能避免亚稳态或产生时钟毛刺是需要解决的一个关键问题。现有技术一般选用MUX选择电路，该方法一般应用在对时钟系统要求不严格的电路中；但是，由于输入时钟频率和相位的不同，以及切换信号与时钟的不同步，在切换过程中很容易造成输出时钟产生毛刺。专利文献“一种支持N路时钟的无毛刺切换电路(CN201610008589.9)”，公开了时钟切换方案，但切换的时钟个数N必须是2次方，当N是奇数时，无法使用该方案。专利文献“一种时钟切换电路(ZL200710098961.0)”、“一种时钟切换电路(ZL200810067535.5)”、“时钟切换电路(ZL200810068164.2)”及“一种时钟切换方法及时钟切换装置(ZL201010560049.4)”等均公开了无毛刺的时钟切换方案，但是上述各种方案仅支持两个时钟的动态切换。专利文献“一种时钟切换装置(ZL201410310730.1)”提出了一种支持多路时钟的无毛刺切换方案，但是该方案仅仅允许时钟频率从高到低或者从低到高的顺序切换，不支持跳跃式的时钟切换。上述现有技术也都不能根据千兆以太网电路在复位期间的功能需要产生正确的输出时钟。
技术实现思路
本专利技术为了有效解决千兆以太网在gphy和serdes两种收发器及10/100/1000Mbps三种速率进行动态切换时，不同时钟域时钟切换会产生亚稳态或毛刺的风险；提出了一种千兆以太网收发器的时钟切换电路，该电路通过三级同步及互锁机制实现了不同时钟域的平滑切换，不仅避免了跨时钟域时钟切换产生毛刺和亚稳态的风险、保证了电路功能的正确性，而且在复位期间能够提供正确的输出时钟，保证了芯片在复位期间的逻辑功能。本专利技术是通过以下技术方案来实现：一种千兆以太网收发器的时钟切换电路，包括MXT2_1切换模块、MXT2_2切换模块、MXT2_3切换模块、NOR3三输入或非模块和OAI2三输入或与非模块；MXT2_1切换模块和MXT2_2切换模块均分别包括nandb0两输入与非模块、inv0～inv5取反模块、nand0～nand3两输入与非模块、dffr0～dffr2复位寄存器模块和dffs0～dffs2置位寄存器模块；MXT2_1切换模块用于实现收发器serdes和gphy工作在1000M时的时钟切换；MXT2_2切换模块用于实现收发器serdes和gphy工作在10/100M时的时钟切换：MXT2_3切换模块用于实现收发器serdes的时钟切换；NOR3模块用于实现收发器serdes和gphy工作速率的判断，输出用于控制MXT2_1切换模块；OAI2模块用于实现收发器serdes和gphy工作速率的判断，输出用于控制MXT2_2切换模块；nandb0两输入与非模块用于实现两输入的与逻辑取反；inv0～inv5取反模块用于实现对输入端的取反；dffr0～dffr2是3个复位寄存器，其中，dffr2寄存器的时钟是dffr0、dffr1的反相时钟，用于实现对有效切换控制信号的三级同步，复位期间输出为0；nand0～nand3两输入与非模块用于实现两输入的与逻辑取反；dffs0～dffs2是3个置位寄存器，其中，dffs2寄存器的时钟是dffs0、dffs1的反相时钟，实现对有效切换控制信号的三级同步，置位期间输出为1。优选的，MXT2_1切换模块的切换过程如下：当收发器serdes使能时，不管gphy工作速率；serdes_en_i为1，N5为0，该模块由B端的sys_125m_clk_o时钟切换到A端的N22时钟，且在复位之后存在动态切换；当收发器serdes不使能，gphy工作速率在1000M时；mac_speed_sel_i信号为0，serdes_en_i为0，N5为1，该模块一直输出B端的sys_125m_clk_o时钟；当收发器serdes不使能，gphy工作速率在10/100M时；mac_speed_sel_i信号为1，serdes_en_i为0，N5为0，该模块由B端的sys_125m_clk_o时钟切换到A端的N22时钟，且在复位之后存在动态切换。优选的，MXT2_2切换模块的切换过程如下：当收发器serdes使能时，不管gphy工作速率；serdes_en_i为1，N4为0，该模块由B端的gphy_mac_clk_i_s时钟切换到A端的N21时钟，且在复位之后存在动态切换；当收发器serdes不使能，gphy工作速率在1000M时；mac_speed_sel_i信号为0，serdes_en_i为0，N4为0，该模块由B端的gphy_mac_clk_i_s时钟切换到A端的N21时钟，且在复位之后存在动态切换；当收发器serdes不使能，gphy工作速率在10/100M时；mac_speed_sel_i信号为1，serdes_en_i为0，N4为1，该模块一直输出B端的gphy_mac_clk_i_s时钟。优选的，MXT2_3切换模块的切换过程如下：当收发器serdes使能时，serdes_en_i为1，该模块一直输出B端的sys_125m_clk_o时钟；当收发器serdes不使能，serdes_en_i为0，该模块由B端的sys_125m_clk_o时钟切换到A端的0，不存在复位之后不同时钟域的动态切换。优选的，NOR3模块的输入信号serdes_en_i在收发器serdes使能时为1，否则为0；输入信号scan_mode在测试模式为1，在功能模式为0；输入信号mac_speed_sel_i在gphy工作在1000M时为0，在10/100M时为0；当收发器serdes使能或者收发器gphy工作在10/100M时，该模块输出为0，否则为1。优选的，OAI2模块的输入信号serdes_en_i在收发器serdes使能时为1，否则为0；输入信号scan_mode在测试模式为1，在功能模式为0；输入信号mac_speed_sel_i在gphy工作在1000M时为0，在10/100M时为0；当收发器serdes使能或者收发器gphy工作在1000M时，该模块输出为0，否则为1。优选的，nandb0本文档来自技高网...

【技术保护点】
1.一种千兆以太网收发器的时钟切换电路，其特征在于，包括MXT2_1切换模块、MXT2_2切换模块、MXT2_3切换模块、NOR3三输入或非模块和OAI2三输入或与非模块；MXT2_1切换模块和MXT2_2切换模块均分别包括nandb0两输入与非模块、inv0～inv5取反模块、nand0～nand3两输入与非模块、dffr0～dffr2复位寄存器模块和dffs0～dffs2置位寄存器模块；/nMXT2_1切换模块用于实现收发器serdes和gphy工作在1000M时的时钟切换；/nMXT2_2切换模块用于实现收发器serdes和gphy工作在10/100M时的时钟切换：/nMXT2_3切换模块用于实现收发器serdes的时钟切换；/nNOR3模块用于实现收发器serdes和gphy工作速率的判断，输出用于控制MXT2_1切换模块；/nOAI2模块用于实现收发器serdes和gphy工作速率的判断，输出用于控制MXT2_2切换模块；/nnandb0两输入与非模块用于实现两输入的与逻辑取反；/ninv0～inv5取反模块用于实现对输入端的取反；/ndffr0～dffr2是3个复位寄存器，其中，dffr2寄存器的时钟是dffr0、dffr1的反相时钟，用于实现对有效切换控制信号的三级同步，复位期间输出为0；/nnand0～nand3两输入与非模块用于实现两输入的与逻辑取反；/ndffs0～dffs2是3个置位寄存器，其中，dffs2寄存器的时钟是dffs0、dffs1的反相时钟，实现对有效切换控制信号的三级同步，置位期间输出为1。/n...

【技术特征摘要】
1.一种千兆以太网收发器的时钟切换电路，其特征在于，包括MXT2_1切换模块、MXT2_2切换模块、MXT2_3切换模块、NOR3三输入或非模块和OAI2三输入或与非模块；MXT2_1切换模块和MXT2_2切换模块均分别包括nandb0两输入与非模块、inv0～inv5取反模块、nand0～nand3两输入与非模块、dffr0～dffr2复位寄存器模块和dffs0～dffs2置位寄存器模块；
MXT2_1切换模块用于实现收发器serdes和gphy工作在1000M时的时钟切换；
MXT2_2切换模块用于实现收发器serdes和gphy工作在10/100M时的时钟切换：
MXT2_3切换模块用于实现收发器serdes的时钟切换；
NOR3模块用于实现收发器serdes和gphy工作速率的判断，输出用于控制MXT2_1切换模块；
OAI2模块用于实现收发器serdes和gphy工作速率的判断，输出用于控制MXT2_2切换模块；
nandb0两输入与非模块用于实现两输入的与逻辑取反；
inv0～inv5取反模块用于实现对输入端的取反；
dffr0～dffr2是3个复位寄存器，其中，dffr2寄存器的时钟是dffr0、dffr1的反相时钟，用于实现对有效切换控制信号的三级同步，复位期间输出为0；
nand0～nand3两输入与非模块用于实现两输入的与逻辑取反；
dffs0～dffs2是3个置位寄存器，其中，dffs2寄存器的时钟是dffs0、dffs1的反相时钟，实现对有效切换控制信号的三级同步，置位期间输出为1。


2.根据权利要求1所述的千兆以太网收发器的时钟切换电路，其特征在于，MXT2_1切换模块的切换过程如下：
当收发器serdes使能时，不管gphy工作速率；serdes_en_i为1，N5为0，该模块由B端的sys_125m_clk_o时钟切换到A端的N22时钟，且在复位之后存在动态切换；
当收发器serdes不使能，gphy工作速率在1000M时；mac_speed_sel_i信号为0，serdes_en_i为0，N5为1，该模块一直输出B端的sys_125m_clk_o时钟；
当收发器serdes不使能，gphy工作速率在10/100M时；mac_speed_sel_i信号为1，serdes_en_i为0，N5为0，该模块由B端的sys_125m_clk_o时钟切换到A端的N22时钟，且在复位之后存在动态切换。

【专利技术属性】
技术研发人员：冯海强，王剑峰，李龙飞，刘钊，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：陕西;61