一种芯片支架制造技术

本实用新型专利技术涉及硬件领域。本实用新型专利技术涉及一种芯片支架。其中，芯片支架的一种方案包括若干晶粒和通信PIN脚，若干晶粒包括第一晶粒和第二晶粒，第一晶粒引出第一通信线，第二晶粒引出第二通信线，第一通信线包括第一信号线和第二信号线，第二通信线包括第三信号线和第四信号线，通信PIN脚包括第一PIN脚和第二PIN脚，第一PIN脚上连接有第一信号线和第三信号线，第二PIN脚上连接有第二信号线和第四信号线。利用PIN脚进行通信线的间接连接，避免了晶粒间直接绑线所要克服的工艺难度，提高芯片的生产良率，既减少绑线用的金线长度，减少绑线成本，又使绑线没有立体交叉线出现。

A kind of chip support

【技术实现步骤摘要】
一种芯片支架
本技术涉及硬件领域，尤其是涉及一种芯片支架。
技术介绍
现有的无线鼠标，有些采用RF-MCU(射频+微控制单元合二为一的模组或者SOP封装片)加Sensor(光电传感器)两个分立封装元件的形式生产，有些采用三合一的鼠标芯片作为控制中心，而三合一鼠标芯片的封装生产需要对应安装在三合一鼠标芯片支架上，然而现有的封装鼠标芯片支架中，多个晶粒相互分离，其晶粒间的通信通过从一颗晶粒的接点(Pad)到另一颗晶粒的接点(Pad)直接绑线，不仅存在绑线难度大和封装良率低的问题，而且其生产成本也较高，此外，结合鼠标的实际使用情况，在长时间使用或发生碰撞时，晶粒间之间的绑线容易脱落，会直接造成鼠标的损坏，且难以维修，因此，需要一种芯片支架，能解决晶粒间通信直接绑线的难度较大且不可靠的问题。
技术实现思路
本技术至少在一定程度上解决相关技术中的技术问题之一。为此，本技术实施例的一个目的是提供一种芯片支架，能够解决晶粒间通信(增加：信号线)直接绑线的难度较大且不可靠的问题。本技术实施例所采用的技术方案是：一种芯片支架，其特征在于，包括若干晶粒和通信PIN脚，所述若干晶粒包括第一晶粒和第二晶粒，所述第一晶粒引出第一通信线，所述第二晶粒引出第二通信线，所述第一通信线包括第一信号线和第二信号线，所述第二通信线包括第三信号线和第四信号线，所述通信PIN脚包括第一PIN脚和第二PIN脚，所述第一PIN脚上连接有所述第一信号线和第三信号线，所述第二PIN脚上连接有所述第二信号线和第四信号线。更进一步地，还包括电源PIN脚，所述电源PIN脚伸入所述芯片支架的上侧中部和右侧中部，所述第一晶粒的电源接点和第二晶粒的电源接点均对应连接同一所述电源PIN脚。更进一步地，还包括接地PIN脚，所述第一晶粒的接地接点和第二晶粒的接地接点均对应连接同一所述接地PIN脚。更进一步地，还包括天线PIN脚，所述天线PIN脚伸入所述芯片支架的侧面中部，天线PIN脚用于连接所述第一晶粒中无线通讯的天线接点。更进一步地，还包括衬底，所述若干晶粒安装于所述衬底上。更进一步地，对应连接多个接点的所述PIN脚的宽度大于对应连接单个接点的所述PIN脚的宽度。更进一步地，所述第一晶粒为SOC晶粒，所述第二晶粒为光电传感器晶粒。本技术实施例的有益效果：本技术实施例通过将所需通信的晶粒引出的通信线分别绑定到PIN脚上，利用PIN脚进行通信线的间接连接，避免了晶粒间直接绑线所要克服的工艺难度，提高芯片的生产良率，减少绑线用的金线长度，减少绑线成本，又使绑线没有立体交叉线出现。附图说明图1是现有技术中芯片支架示意图；图2是本技术一个实施例中芯片支架示意图。具体实施方式本部分将详细描述本技术的实施例，本技术的实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，从而能够直观地、形象地理解本技术实施例的每个技术特征和整体技术方案，但其不能理解为对本技术保护范围的限制。在本技术的描述中，如果涉及到方位描述，例如“上”、“下”、“前”、“后”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。如果某一特征被称为“设置”、“固定”、“连接”在另一个特征，它可以直接设置、固定、连接在另一个特征上，也可以间接地设置、固定、连接在另一个特征上。在本技术实施例的描述中，如果涉及到“若干”，其含义是一个以上，如果涉及到“多个”，其含义是两个以上，如果涉及到“大于”、“小于”、“超过”，均应理解为不包括本数，如果涉及到“以上”、“以下”、“以内”，均应理解为包括本数。如果涉及到“第一”、“第二”，应当理解为用于区分技术特征，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。此外，除非另有定义，本技术实施例所使用的技术术语和科学术语均与所属
的技术人员通常理解的含义相同。本技术所使用的术语只是为了描述具体的实施例，而不是为了限制本技术。参照图1，示出了现有技术中芯片支架示意图，如图所示，现有的芯片支架包括soc晶粒121和光电传感器晶粒122，采用16个PIN脚设计，SOC晶粒121的电源(VDD)接点绑定在PIN脚111上，接地(GND)接点绑定在PIN脚112上，光电传感器晶粒122的电源(VDD)接点绑定在PIN脚113上，接地(GND)接点绑定在PIN脚114上。也就是说，用作电源和接地的PIN脚共计4个，所有PIN脚合计16个。SOC晶粒121和光电传感器晶粒122之间的通信通过直接绑线实现。用于绑定SOC晶粒121中无限通讯的RF天线接点(天线Pad)的PIN脚123位置如图，靠近其余PIN脚，易受其余信号影响。参照图2，示出了本技术一个实施例中芯片支架示意图，如图所示，本实施例中的芯片支架包括SOC晶粒221和光电传感器晶粒222,本实施例中的芯片支架调整了支架中PIN脚的形状，SOC晶粒221的电源(VDD)接点和光电传感器晶粒222的电源(VDD)接点绑定在同一PIN脚211上，且PIN脚221伸入芯片支架的上侧中部和右侧中部。SOC晶粒221的接地(GND)接点和光电传感器晶粒222的接地(GND)接点绑定在同一PIN脚212上，由此，相对于现有芯片支架，本技术提供的芯片支架减少了2个PIN脚，减少了成本。此外，在本实施例提供的芯片支架中，SOC晶粒221和光电传感器晶粒222间的通信并非依靠直接绑线，而是依靠SPI通信信号接点实现，SPI通信信号接点对应的2个PIN脚分别为PIN脚224和PIN脚225，具体地，SOC晶粒221伸出第一信号线和第二信号线，分别绑在PIN脚224和PIN脚225上，光电传感器晶粒222伸出第三信号线和第四信号线，分别绑在PIN脚224和PIN脚225上，继而实现SOC晶粒221和光电传感器晶粒222间的通信。PIN脚224和PIN脚225这2个PIN脚为内部连接通讯信号用的PIN脚，并未引出，在方便2颗晶粒通讯接点绑线的同时，既减少绑线用的金线长度，减少绑线成本，又使绑线没有立体交叉线出现，避免了从晶粒Pad引出的信号线又绑定到晶粒Pad上，提高绑线的可靠性，在降低绑线难度的情况下，提高芯片的生产良率。在本技术的另一实施例中，用于绑定SOC晶粒221中无线通讯的RF天线接点的PIN脚223伸入到支架左侧中间位置，方便绑线，同时避免其他信号对通讯信号的干扰。在本技术的另一实施例中，缩短各接点到对应PIN脚间的距离，从而使绑定用的金线足够短。在本技术的另一实施例中，存在多个接点(Pad)的绑线需要绑定到同个PIN脚上，对这本文档来自技高网...

【技术保护点】
1.一种芯片支架，其特征在于，包括若干晶粒和通信PIN脚，所述若干晶粒包括第一晶粒和第二晶粒，所述第一晶粒引出第一通信线，所述第二晶粒引出第二通信线，所述第一通信线包括第一信号线和第二信号线，所述第二通信线包括第三信号线和第四信号线，所述通信PIN脚包括第一PIN脚和第二PIN脚，所述第一PIN脚上连接有所述第一信号线和第三信号线，所述第二PIN脚上连接有所述第二信号线和第四信号线。/n

【技术特征摘要】
1.一种芯片支架，其特征在于，包括若干晶粒和通信PIN脚，所述若干晶粒包括第一晶粒和第二晶粒，所述第一晶粒引出第一通信线，所述第二晶粒引出第二通信线，所述第一通信线包括第一信号线和第二信号线，所述第二通信线包括第三信号线和第四信号线，所述通信PIN脚包括第一PIN脚和第二PIN脚，所述第一PIN脚上连接有所述第一信号线和第三信号线，所述第二PIN脚上连接有所述第二信号线和第四信号线。


2.根据权利要求1所述的芯片支架，其特征在于，还包括电源PIN脚，所述第一晶粒的电源接点和第二晶粒的电源接点均对应连接同一所述电源PIN脚。


3.根据权利要求1所述的芯片支架，其特征在于，还包括接地PIN脚，所述第一...

【专利技术属性】
技术研发人员：曾德智，尹波，
申请(专利权)人：深圳市汇春科技股份有限公司，
类型：新型
国别省市：广东;44