低温发送器制造技术

提供一种低温发送器。一种半导体器件，包括：发送电路，其耦接在第一电压供电节点和第二电压供电节点之间，并且适用于在数据输出使能时段期间将与数据值相对应的输出数据信号输出至输出端子；以及开关电路，其耦接在第一电压供电节点与第二电压供电节点之间，并且适用于在数据输出禁止时段期间提供在第一电压供电节点与第二电压供电节点之间的电流路径。

Low temperature transmitter

【技术实现步骤摘要】
低温发送器相关申请的交叉引用本申请要求2018年12月12日提交的申请号为10-2018-0159843的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
各种实施例涉及半导体设计技术，并且更具体地，涉及低温发送器。
技术介绍
相关技术(即，美国专利公开号US2017-0324019)包括使用约瑟夫森结(Josephsonjunction)的发送器。根据此相关技术的发送器通过利用Josephson结的磁滞特性而在低温环境中有效地发送信号。然而，根据此相关技术的发送器具有以下问题。在根据此相关技术的发送器中，改变供应至发送器的供电电压以调节在Josephson结中流动的电流。通常，为了稳定供电电压的电平，将去耦电容器耦接到电压供电端子。因此，当改变供电电压的电平时，由于阻容(RC)式延迟而需要大量的时间，并且由于去耦电容器的充电/放电操作而需要大量的功耗。
技术实现思路
本专利技术的各种实施例针对一种半导体器件，其包括低功率和高速低温发送器的。根据一实施例，一种半导体器件包括：发送电路，其耦接在第一电压供电节点与第二电压供电节点之间，并且适用于在数据输出使能时段期间向输出端子输出与数据值相对应的输出数据信号；以及开关电路，其耦接在第一电压供电节点与第二电压供电节点之间，并且适用于在数据输出禁止时段期间提供在第一电压供电节点与第二电压供电节点之间的电流路径。开关电路可以在数据输出使能时段期间将第一电压供电节点与第二电压供电节点电分离，而在数据输出禁止时段期间将第一电压供电节点电耦接至第二电压供电节点。半导体器件还可以包括：第一可变电阻元件，其耦接在第一电压供电端子与第一电压供电节点之间；以及第二可变电阻元件，其耦接在第二电压供电端子与第二电压供电节点之间。第一电压供电端子可以在数据输出使能时段和数据输出禁止时段期间供应具有恒定电压电平的高电压，并且第二电压供电端子可以在数据输出使能时段和数据输出禁止时段期间供应具有恒定电压电平的低电压，其中第一可变电阻元件和第二可变电阻元件中的至少一个可以在数据输出使能时段期间具有第一电阻值，而在数据输出禁止时段期间具有比第一电阻值大的第二电阻值。发送电路可以包括：第一电流路径，其耦接在第一电压供电节点与第二电压供电节点之间；以及第二电流路径，其耦接在第一电压供电节点与第二电压供电节点之间。在数据输出禁止时段期间，电流路径的电阻值可以比第一电流路径的电阻值和反映在第二电流路径中的电阻值小。第一电流路径可以包括串联耦接在第一电压供电节点与第二电压供电节点之间的第一Josephson结和第一电阻元件，并且与数据值相对应的输入脉冲信号可以经由在第一Josephson结与第一电阻元件之间的输入节点被输入。第二电流路径可包括串联耦接在第一电压供电节点与第二电压供电节点之间的第二Josephson结和第二电阻元件，并且其中该输出数据信号经由在第二Josephson结与第二电阻元件之间的输出节点被输出。在第一电压供电节点与第二电压供电节点之间的电流路径可以被提供成将输出端子的电平提高以被稳定到复位电平。半导体器件还可以包括：互补发送电路，其耦接在第三电压供电节点与第四电压供电节点之间，并且适用于在数据输出使能时段期间向输出端子输出与数据值相对应的互补输出数据信号；互补开关电路，其耦接在第三电压供电节点与第四电压供电节点之间，并且适用于在数据输出禁止时段期间提供在第三电压供电节点与第四电压供电节点之间的电流路径。根据一实施例，一种发送器，包括：发送电路，其被配置为在数据输出使能时段期间，根据数据值而以超导状态或电压状态将输出数据信号输出至输出端子；以及可变电阻元件，其耦接到发送电路的第一电压供电端子和第二电压供电端子中的至少一个，并且被配置为：在数据输出使能时段期间具有第一电阻值，以允许至少一个具有恒定电压电平的供电电压被供应至发送电路，以及在数据输出禁止时段期间具有第二电阻值，以阻止向发送电路供应供电电压。发送电路可以包括：第一电流路径，其包括串联耦接的第一Josephson结和第一电阻元件；以及第二电流路径，其包括串联耦接的第二Josephson结和第二电阻元件。可变电阻元件可以包括：MOS晶体管，其被配置为响应于输出控制信号而被控制，所述输出控制信号在数据输出使能时段期间被激活，而在数据输出禁止时段期间被去激活。根据一实施例，一种发送器，包括：发送电路，其被配置为：在数据输出使能时段期间，根据数据值而以超导状态或电压状态将输出数据信号输出至输出端子；以及可变电阻元件，其耦接到第一电压供电端子和第二电压供电端子中的至少一个，并且被配置为：在数据输出使能时段期间具有第一电阻值，以允许至少一个具有恒定电压电平的供电电压被供应至发送电路，以及在数据输出禁止期间具有第二电阻值，以阻止向发送电路供应供电电压；以及开关电路，其被配置为选择性地在数据输出禁止时段期间提供在发送电路两端之间的附加电流路径。发送电路可以包括：第一电流路径，其包括串联耦接的第一Josephson结和第一电阻元件；以及第二电流路径，其包括串联耦接的第二Josephson结和第二电阻元件。可变电阻元件可以包括：MOS晶体管，其被配置为响应于输出控制信号而被控制，所述输出控制信号在数据输出使能时段期间被激活，而在数据输出禁止时段期间被去激活。开关电路可以包括：MOS晶体管，其被配置为响应于开关控制信号而被控制，所述开关控制信号在数据输出禁止时段期间被激活，而在数据输出使能时段期间被去激活。附图说明图1是示出根据本专利技术的一实施例的半导体器件的框图。图2是图1所示的发送器的详图。图3和图4是用于描述图1所示的半导体器件的操作的示例的时序图。图5是用于描述图1中所示的半导体器件的操作的另一个示例的时序图。图6是用于描述图1所示的半导体器件的操作的又一示例的时序图。具体实施方式下面参考附图更详细地描述本专利技术的各种实施例。然而，本专利技术可以以不同的形式来实施，而不应被解释为限于本文中所阐述的实施例。相反，提供这些实施例是为了使本公开透彻和完整，并将本专利技术的范围充分传达给本领域技术人员。贯穿本公开，在本专利技术的各个附图和实施例中，相同的附图标记指代相同的部分。注意，提及“一实施例”、或“另一实施例”等不必然意味着仅一实施例，并且对任何这样的短语的各种引用不必然指相同的实施例。将理解，尽管在本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，以下描述的第一元件也可以被称为第二元件或第三元件，而不脱离本专利技术的精神和范围。还将理解的是，当在本说明书中使用时，术语“包括”、“包括有”、“包含”和“包含有”指明存在所述元件，而不排除一个或更多个其他元件的存在或添加。如本文所使用的，术语“和/或”包括一个或本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n发送电路，其耦接在第一电压供电节点与第二电压供电节点之间，并且适用于在数据输出使能时段期间向输出端子输出与数据值相对应的输出数据信号；以及/n开关电路，其耦接在所述第一电压供电节点与所述第二电压供电节点之间，并且适用于在数据输出禁止时段期间提供在所述第一电压供电节点与所述第二电压供电节点之间的电流路径。/n

【技术特征摘要】
20181212 KR 10-2018-01598431.一种半导体器件，包括：
发送电路，其耦接在第一电压供电节点与第二电压供电节点之间，并且适用于在数据输出使能时段期间向输出端子输出与数据值相对应的输出数据信号；以及
开关电路，其耦接在所述第一电压供电节点与所述第二电压供电节点之间，并且适用于在数据输出禁止时段期间提供在所述第一电压供电节点与所述第二电压供电节点之间的电流路径。


2.根据权利要求1所述的半导体器件，其中，所述开关电路在所述数据输出使能时段期间将所述第一电压供电节点与所述第二电压供电节点电分离，而在所述数据输出禁止时段期间将所述第一电压供电节点电耦接至所述第二电压供电节点。


3.根据权利要求1所述的半导体器件，还包括：
第一可变电阻元件，其耦接在第一电压供电端子与所述第一电压供电节点之间；以及
第二可变电阻元件，其耦接在第二电压供电端子与所述第二电压供电节点之间。


4.根据权利要求3所述的半导体器件，
其中，所述第一电压供电端子在所述数据输出使能时段和所述数据输出禁止时段期间供应具有恒定电压电平的高电压，
其中，所述第二电压供电端子在所述数据输出使能时段和所述数据输出禁止时段期间供应具有恒定电压电平的低电压，
其中，在所述第一可变电阻元件和所述第二可变电阻元件中的至少一个在所述数据输出使能时段期间具有第一电阻值，而在所述数据输出禁止时段期间具有比所述第一电阻值大的第二电阻值。


5.根据权利要求1所述的半导体器件，其中，所述发送电路包括：
第一电流路径，其耦接在所述第一电压供电节点与所述第二电压供电节点之间；以及
第二电流路径，其耦接在所述第一电压供电节点与所述第二电压供电节点之间。


6.根据权利要求5所述的半导体器件，其中，在所述数据输出禁止时段期间，所述开关电路所提供的电流路径的电阻值小于所述第一电流路径的电阻值和所述第二电流路径的电阻值。


7.根据权利要求5所述的半导体器件，其中，所述第一电流路径包括串联耦接在所述第一电压供电节点与所述第二电压供电节点之间的第一Josephson结和第一电阻元件，以及
其中，与所述数据值相对应的输入脉冲信号经由在所述第一Josephson结与所述第一电阻元件之间的输入节点被输入。


8.根据权利要求5所述的半导体器件，其中，所述第二电流路径包括串联耦接在所述第一电压供电节点与所述第二电压供电节点之间的第二Josephson结和第二电阻元件，以及
其中，所述输出数据信号经由在所述第二Josephson结与所述第二电阻元件之间的输出节点被输出。


9.根据权利要求1所述的半导体器件，其中，在所述第一电压供电节点与所述第二电压供电节点之间的所述电流路径被提供成使所述输出端子的电平提高以被稳定到复位水平。

【专利技术属性】
技术研发人员：郭康燮，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR