【技术实现步骤摘要】
SRAM时序测试电路、方法和存储器
本申请实施例涉及芯片技术，尤其涉及一种SRAM时序测试电路、方法和存储器。
技术介绍
在半导体工艺进入深亚微米时代后，芯片可以工作在几百MHz或上GHz的频率下，其内部的静态随机存储器(StaticRandomAccessMemory，SRAM)的工作频率有可能更高。但在芯片测试中，由于封装和测试机台的影响，外部测试提供的时钟信号往往只能达到几十或至多一百MHz的频率。在前述背景下，现今芯片的测试一般大量依赖于内建自测试(BIST)电路，BIST电路的优点不仅是测试的自动化，而且因为不需要经过外部的测试通路，所以可以实现高速测试。SRAM的BIST电路又称为存储器内建自测试(MBIST)电路，其内部包含测试信号产生电路和SRAM输出判断比较电路。MBIST电路在芯片内部高速时钟的控制下对SRAM进行测试，若测试正确，不仅证明SRAM功能正确，也表示SRAM时钟周期不会大于测试时钟周期，这样，外界可以获得SRAM时钟周期的测试数据。然而，除SRAM时钟周期外，SRAM数据读取时间(简...
【技术保护点】
1.一种SRAM时序测试电路，其特征在于，应用于双端口SRAM存储单元，所述双端口SRAM存储单元采用单端式Single-end读取方式读取存储在所述SRAM存储单元中的数据信号，其中，所述SRAM存储单元包括时钟信号输入端和读数据信号输出端；/n所述SRAM时序测试电路包括：/n第一模式切换电路，其输入端与所述读数据信号输出端相连；/n第二模式切换电路，其输入端与所述第一模式切换电路的输出端相连，输出端与所述时钟信号输入端相连；/n在测量所述SRAM存储单元的数据读取时间时：/n所述第一模式切换电路、第二模式切换电路和所述双端口SRAM存储单元形成第一环形振荡电路，并测试...
【技术特征摘要】
1.一种SRAM时序测试电路，其特征在于，应用于双端口SRAM存储单元，所述双端口SRAM存储单元采用单端式Single-end读取方式读取存储在所述SRAM存储单元中的数据信号，其中，所述SRAM存储单元包括时钟信号输入端和读数据信号输出端；
所述SRAM时序测试电路包括：
第一模式切换电路，其输入端与所述读数据信号输出端相连；
第二模式切换电路，其输入端与所述第一模式切换电路的输出端相连，输出端与所述时钟信号输入端相连；
在测量所述SRAM存储单元的数据读取时间时：
所述第一模式切换电路、第二模式切换电路和所述双端口SRAM存储单元形成第一环形振荡电路，并测试得到所述第一环形振荡电路的第一振荡周期；
所述第一模式切换电路和所述第二模式切换电路形成第二环形振荡电路，并测试得到所述第二环形振荡电路的第一振荡周期。
2.根据权利要求1所述的SRAM时序测试电路，其特征在于，
当所述第一模式切换电路接入读数据信号输出端，所述第二模式切换电路接入所述测试模式选择电路输出端时，形成所述第一环形振荡电路；
当所述第一模式切换电路接入所述第二模式切换电路的输出端时，形成所述第二环形振荡电路。
3.根据权利要求1或2所述的SRAM时序测试电路，其特征在于，所述SRAM时序测试电路还包括：边沿信号触发电路，其输入端与所述第一模式切换电路相连，输出端与所述第二模式切换电路的输入端连接，以根据所述读数据信号输出端输出的数字信号的翻转产生边沿触发信号，以形成所述第一环形振荡电路和所述第二环形振荡电路。
4.根据权利要求3所述的SRAM时序测试电路，其特征在于，所述边沿信号触发电路，还用于进行测试模式的选择；其中，所述测试模式包括：
所述边沿信号触发电路的输出信号与所述第一模式切换电路的输出信号的关系为逻辑反时为一种测定模式，所述第一环形振荡电路和所述第二环形振荡电路均与该测试模式对应；
所述边沿信号触发电路的输出信号与所述第一模式切换电路的输出信号逻辑相同时为一种测定模式，所述第一环形振荡电路和所述第二环形振荡电路均与该测试模式对应。
5.根据权利要求4所述的SRAM时序测试电路，其特征在于，所述第一模式切换电路包括第一二路选通器；
其中，所述第一二路选通器上设置有第一使能端，且一个输入端与所述读数据信号输出端连接，另一个输入端与所述第二模式切换电路的输出端相连，输出端与所述测试模式选择电路连接。
...
【专利技术属性】
技术研发人员：徐柯，王林，陈根华，
申请(专利权)人：展讯通信上海有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。