一种基于FPGA的多通道DA信号同步装置及方法制造方法及图纸

本发明专利技术公开了一种基于FPGA的多通道DA信号同步装置，包括：同步板和两个及以上DAC板；所述同步板上设置有第一FPGA信号单元和第一时钟芯片信号单元；所述第一时钟芯片信号单元和第一FPGA信号单元单向信号连接；所述DAC板上设有第二FPGA信号单元、第二时钟芯片信号单元、两个及以上DA芯片信号单元；所述第二时钟芯片信号单元与第二FPGA信号单元单向信号连接；所述第二时钟芯片信号单元分别与两个及以上DA芯片信号单元单向信号连接；所述两个及以上DA芯片信号单元分别具有与对应的信号通道连接的一端；所述第一FPGA信号单元与第二FPGA信号单元双向信号连接，用于信号握手交互；所述第一时钟芯片信号单元与第二时钟芯片信号单元单向信号连接。

A multi-channel DA signal synchronization device and method based on FPGA

【技术实现步骤摘要】
一种基于FPGA的多通道DA信号同步装置及方法
本专利技术涉及一种信号同步装置，具体涉及一种基于FPGA的多通道DA信号同步装置及方法。
技术介绍
随着信号与信息处理技术的快速发展，多通道信号产生技术广泛应用于军事、工业、航空等领域。DDS是“直接数字频率合成”的英文缩写，这是一种从相位概念出发，用给定的参考频率直接合成所需波形的技术。多通道DA信号的产生，对其同步性的要求在不断提高。现有的多通道DA信号同步应用中，硬同步方法主要采用独立的时钟芯片提供时钟，产生的DDS数据也是独立产生然后送入DA芯片。DA信号的同步关键有两点：一个是时钟的同步，另一个是产生DDS信号的同步。采用独立时钟芯片提供时钟，时钟芯片上电以后不能确保每次时钟相位都固定，多块时钟芯片在进行反复上电以后各路时钟之间的相位差也会随之改变。由于多路DDS信号的产生需要多块FPGA芯片，独立运行的芯片由于启动的先后顺序不一致从而导致产生的DDS数据不能确保在同一时间产生。
技术实现思路
本专利技术所要解决的技术问题是如何实现发送的DDS信号相位同步，目本文档来自技高网...

【技术保护点】
1.一种基于FPGA的多通道DA信号同步装置，其特征在于，包括同步板和两个及以上DAC板；/n所述同步板上设置有第一FPGA信号单元和第一时钟芯片信号单元；所述第一时钟芯片信号单元和第一FPGA信号单元单向信号连接；/n所述DAC板上设有第二FPGA信号单元、第二时钟芯片信号单元、两个及以上DA芯片信号单元；所述第二时钟芯片信号单元与第二FPGA信号单元单向信号连接；所述第二时钟芯片信号单元分别与两个及以上DA芯片信号单元单向信号连接；所述两个及以上DA芯片信号单元分别具有与对应的信号通道连接的一端；/n所述第一FPGA信号单元与第二FPGA信号单元双向信号连接，用于信号握手交互；所述第一时钟...

【技术特征摘要】
1.一种基于FPGA的多通道DA信号同步装置，其特征在于，包括同步板和两个及以上DAC板；
所述同步板上设置有第一FPGA信号单元和第一时钟芯片信号单元；所述第一时钟芯片信号单元和第一FPGA信号单元单向信号连接；
所述DAC板上设有第二FPGA信号单元、第二时钟芯片信号单元、两个及以上DA芯片信号单元；所述第二时钟芯片信号单元与第二FPGA信号单元单向信号连接；所述第二时钟芯片信号单元分别与两个及以上DA芯片信号单元单向信号连接；所述两个及以上DA芯片信号单元分别具有与对应的信号通道连接的一端；
所述第一FPGA信号单元与第二FPGA信号单元双向信号连接，用于信号握手交互；所述第一时钟芯片信号单元与第二时钟芯片信号单元单向信号连接。


2.根据权利要求1所述的一种基于FPGA的多通道DA信号同步装置，其特征在于，所述第一时钟芯片信号单元和第一FPGA信号单元之间运行时钟频率为100Mhz；所述第二时钟芯片信号单元与第二FPGA信号单元之间运行时钟频率为100Mhz或300Mhz；所述第二时钟芯片信号单元分别与两个及以上DA芯片信号单元之间的运行时钟频率为100Mhz；所述第一时钟芯片信号单元与第二时钟芯片信号单元之间运行时钟频率为100Mhz。


3.根据权利要求1所述的一种基于FPGA的多通道DA信号同步装置，其特征在于，所述第一时钟芯片和第二时钟芯片均使用同源时钟。


4.根据权利要求3所述的一种基于FPGA的多通道DA信号同步装置，其特征在于，所述第一时钟芯片和第二时钟芯片均为LMK04828时钟芯片。


5.根据权利要求1所述的一种基于FPGA的多通道DA信号同步装置，其特征在于，所述两个及以上DA芯片信号单元为4个DA芯片信号单元。

【专利技术属性】
技术研发人员：陈晓红，邱越，
申请(专利权)人：四川鸿创电子科技有限公司，
类型：发明
国别省市：四川;51