用于制造半导体布置的方法技术

一种用于制造半导体布置的方法包括执行半导体结构的第一蚀刻以暴露与半导体结构相邻的第一层的侧壁的第一部分。第一蚀刻在第一层的侧壁的第一部分上形成第一保护层，并且第一保护层由副产物材料的第一累积形成，该副产物材料由第一蚀刻的蚀刻剂与半导体结构相互作用而形成。该方法包括执行第一闪蒸以去除第一保护层的至少一些。

Method for manufacturing semiconductor arrangements

【技术实现步骤摘要】
用于制造半导体布置的方法
本专利技术的实施例涉及用于制造半导体布置的方法。
技术介绍
在半导体制造期间，不同的技术用于去除在制造半导体布置中使用的层或层的一部分。去除层或层的一部分的一种技术是蚀刻。蚀刻是将蚀刻剂(诸如化学品)施加到要去除的层或层的一部分的工艺。通常去除该层或该层的一部分以暴露下面的层或部件，或在该层中限定特定图案。施加了蚀刻剂的层或层的一部分相对于蚀刻剂具有特定的蚀刻选择性，使得该层或层的一部分被蚀刻剂去除或蚀刻掉。该层的其他未被去除的部分通常由光刻胶或硬掩模覆盖，该光刻胶或硬掩模对蚀刻剂不敏感或在较小程度上对蚀刻剂敏感。因此，通过光刻胶或硬掩模保护了层中未被去除的部分免受蚀刻剂的影响。一旦蚀刻掉该层或该层的一部分，就去除光刻胶或硬掩模以露出图案化的层或该层的未被蚀刻剂蚀刻掉的剩余部分。
技术实现思路
本专利技术的实施例提供了一种用于制造半导体布置的方法，包括：执行半导体结构的第一蚀刻以暴露与所述半导体结构相邻的第一层的侧壁的第一部分，其中：所述第一蚀刻在所述第一层的侧壁的所述第一部分上形成第一保护层，并且所述第一保护层由所述第一蚀刻的蚀刻剂与所述半导体结构相互作用而形成的副产物材料的第一累积形成；以及执行第一闪蒸以去除所述第一保护层的至少一些。本专利技术的另一实施例提供了一种用于制造半导体布置的方法，包括：执行半导体结构的第一蚀刻以暴露与所述半导体结构相邻的第一层的侧壁的第一部分，其中，执行所述第一蚀刻包括：将所述半导体结构暴露于第一蚀刻剂以去除包括硅锗层、硅层、氧化物层、碳氮化硅层或氮化硅层中的至少一个的材料的堆叠件；以及在所述第一层的侧壁的所述第一部分上形成第一保护层。本专利技术的又一实施例提供了一种用于制造半导体布置的方法，包括：在第一层中形成第一凹槽以暴露所述第一层下方的第一半导体结构；通过去除所述第一半导体结构的至少一些而在所述第一层中形成第二凹槽，其中，限定所述第二凹槽的所述第一层的上表面位于与所述第一半导体结构相邻的第二半导体结构的最上表面之上。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1至图10示出了根据一些实施例的处于制造的各个阶段的半导体布置。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术在各个示例中可以重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。根据一些实施例，由于形成在介电层的一个或多个表面上的保护层，因此蚀刻具有相对较高的纵横比的半导电结构，诸如鳍，而相邻的介电层在蚀刻工艺期间几乎没有被蚀刻。蚀刻工艺与闪蒸工艺一起循环执行以去除保护层。由介电层的侧壁和半导体结构的顶面限定的凹槽或沟槽在循环蚀刻工艺期间被加深。通过蚀刻工艺去除半导体结构的第一部分，同时在介电层的侧壁上形成保护层。该保护层抑制了来自蚀刻工艺的副产物在沟槽中的累积。然后通过闪蒸操作去除保护层。再次执行蚀刻操作以去除半导体结构的第二部分以进一步加深沟槽，同时再次在介电层的表面上形成保护层以抑制蚀刻工艺的副产物累积在沟槽中。执行另一次闪蒸操作以去除保护层。根据需要重复循环该工艺，以去除所需量的半导体结构。保护层还在蚀刻操作期间抑制介电层的去除，使得介电层的上表面保持在期望的高度，诸如不低于相邻的半导体结构(诸如相邻的鳍)的最上表面。图1示出了根据一些实施例的包括第一混合鳍106a和第二混合鳍106b的半导体布置100，该第一混合鳍106a和第二混合鳍106b形成在衬底102上或由衬底102形成。在一些实施例中，尽管示出了两个鳍106a、106b，但是预期更多或更少的鳍。根据一些实施例，衬底102包括外延层、绝缘体上硅(SOI)结构、晶圆或由晶圆形成的管芯中的至少一个。在一些实施例中，蚀刻衬底102以形成至少一些第一混合鳍106a或至少一些第二混合鳍106b中的至少一个。在一些实施例中，在蚀刻之前掺杂衬底102。在一些实施例中，在蚀刻之后掺杂衬底102。在一些实施例中，至少一些第一混合鳍106a或至少一些第二混合鳍106b中的至少一个从衬底102生长。在一些实施例中，晶种层用于生长至少一些第一混合鳍106a或至少一些第二混合鳍106b中的至少一个。在一些实施例中，在衬底102上形成一个或多个层并且例如通过蚀刻图案化该一个或多个层，以形成至少一些第一混合鳍106a或至少一些第二混合鳍106b中的至少一个。在一些实施例中，第一混合鳍106a或第二混合鳍106b中的至少一个包括多层。在一些实施例中，第一混合鳍106a或第二混合鳍106b中的至少一个包括第一硅(Si)层108、硅锗(SiGe)层110、第二Si层112、衬垫氧化物层114、碳氮化硅(SiCN)层116、衬垫Si层118、氮化硅(SiN)层120或其他合适的材料中的至少一种。考虑了其他实施例，并且本专利技术不限于前述层。在一些实施例中，第一混合鳍106a和第二混合鳍106b具有相同的组分。在一些实施例中，第一混合鳍106a和第二混合鳍106b不具有相同的组分。在一些实施例中，介电层104形成在第一混合鳍106a的最上表面和侧壁或第二混合鳍106b的最上表面和侧壁中的至少一个上方。在一些实施例中，第一混合鳍106a与第二混合鳍106b相邻。在一些实施例中，在第一混合鳍106a和第二混合鳍106b之间没有中间结构。在一些实施例中，仅介电层104位于第一混合鳍106a和第二混合鳍106b之间。在一些实施例中，介电层104包括聚合物、聚苯并双恶唑(PBO)、聚酰亚胺(PI)、氧化物、氮化物、硅、锗、碳化物、镓、砷化物、锗、砷、铟、氧化硅、蓝宝石或其他合适的材料中的至少一种。在一些实施例中，介电层104由物理气相沉积(PVD)、旋涂溅射、化学气相沉积(CVD)、低压CVD(LPCVD)、原子层化学气相沉积(ALCVD)、超高真空CVD(UHVCVD)、减压CVD(RPCVD)、分子束外延(MBE)、液相外延(LPE)或其他合适的技术中的至少一种形成。图2示出了根据一些实施例的具有在介本文档来自技高网...

【技术保护点】
1.一种用于制造半导体布置的方法，包括：/n执行半导体结构的第一蚀刻以暴露与所述半导体结构相邻的第一层的侧壁的第一部分，其中：/n所述第一蚀刻在所述第一层的所述侧壁的所述第一部分上形成第一保护层，并且/n所述第一保护层由所述第一蚀刻的蚀刻剂与所述半导体结构相互作用而形成的副产物材料的第一累积形成；以及/n执行第一闪蒸以去除所述第一保护层的至少一些。/n

【技术特征摘要】
20181130 US 62/773,342;20191001 US 16/589,3531.一种用于制造半导体布置的方法，包括：
执行半导体结构的第一蚀刻以暴露与所述半导体结构相邻的第一层的侧壁的第一部分，其中：
所述第一蚀刻在所述第一层的所述侧壁的所述第一部分上形成第一保护层，并且
所述第一保护层由所述第一蚀刻的蚀刻剂与所述半导体结构相互作用而形成的副产物材料的第一累积形成；以及
执行第一闪蒸以去除所述第一保护层的至少一些。


2.根据权利要求1所述的方法，包括：
在所述第一闪蒸之后，执行所述半导体结构的第二蚀刻以暴露所述第一层的所述侧壁的第二部分，其中：
所述第二蚀刻在所述第一层的所述侧壁的所述第一部分上和所述第一层的所述侧壁的所述第二部分上形成第二保护层，并且
所述第二保护层由所述第二蚀刻的第二蚀刻剂与所述半导体结构相互作用而形成的副产物材料的第二累积形成。


3.根据权利要求2所述的方法，包括：
执行第二闪蒸以去除所述第二保护层的至少一些。


4.根据权利要求1所述的方法，其中，执行所述第一闪蒸包括使用等离子体。

【专利技术属性】
技术研发人员：陈纬伦，黄昭宪，林立德，林斌彥，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71