一种电力线阻抗测试电路制造技术

本实用新型专利技术提供一种电力线阻抗测试电路，包括DSP电路、DAC电路、放大电路、第一耦合电路、第二耦合电路、信号调理电路、PGA电路、ADC电路通讯单元以及上位机，DSP电路的一个输出端依次与所述DAC电路、放大电路、第一耦合电路电性相连，第一耦合电路的输出端通过电力线与第二耦合电路的输入端电性相连，第二耦合电路的输出端依次与信号调理电路、PGA电路、ADC电路电性相连，ADC电路的输出端与所述DSP电路的输入端电性相连，DSP电路的另一个输出端与所述上位机信号相连。本实用新型专利技术不仅支持电力线窄带频段的测试，还可以支持当前宽带频段的电力线阻抗测试。

A power line impedance test circuit

【技术实现步骤摘要】
一种电力线阻抗测试电路
本技术涉及电力线检测分析
，尤其涉及一种电力线阻抗测试电路。
技术介绍
电力线的接入阻抗特性是影响电力线可靠通信的重要因素之一，电力线载波发射机的输入阻抗与电力线接入阻抗的匹配程度直接影响到载波信号耦合效率和信号的传输性能。由于电力线是高压强电网络，较复杂，电力线路接入阻抗直接测试具有相当难度，并且其测试频段具有局限性。
技术实现思路
本技术的目的在于提供一种电力线阻抗测试电路，可支持多种频段的电力线阻抗测试，同时还可实现测试过程的自动化。本技术是通过以下技术方案实现的：一种电力线阻抗测试电路，包括DSP电路、DAC电路、放大电路、第一耦合电路、第二耦合电路、信号调理电路、PGA电路、ADC电路、通讯单元以及上位机，所述上位机通过通讯单元与所述DSP电路信号互连，所述DSP电路的输出端依次与所述DAC电路、所述放大电路、所述第一耦合电路电性相连，所述第一耦合电路的输出端通过电力线与所述第二耦合电路的输入端电性相连，所述第二耦合电路的输出端依次与信号调理电路、PGA电路、ADC电路电性相连，所述ADC电路的输出端与所述DSP电路的输入端电性相连。优选的，所述通讯单元包括MCU控制器以及蓝牙，所述DSP电路的输出端还与所述MCU控制器电性相连，所述MCU控制器通过蓝牙与所述上位机信号互连。优选的，所述上位机与MCU控制器、蓝牙依次电性相连，所述蓝牙与所述DSP电路信号互连。优选的，所述DSP电路包括DSP芯片、存储芯片以及缓存芯片，所述DSP芯片分别与存储芯片、缓存芯片电性互连，所述DSP芯片的输出端依次与所述DAC电路、所述放大电路、所述第一耦合电路电性相连，所述ADC电路的输出端与所述DSP芯片的输入端电性相连。优选的，所述蓝牙与所述DSP芯片信号相连。优选的，所述DSP芯片包括TMS320C6748型芯片，所述存储芯片包括4Gbit的NANDFLASH芯片，所述缓存芯片包括256Mbyte的MT47H256M4芯片。优选的，所述DAC电路包括THS5651芯片。优选的，所述放大电路包括ESPA67芯片。与现有技术相比，本技术达到的有益效果如下：本技术提供的一种电力线阻抗测试电路，可以选择测试不同频段的电力线阻抗，经由用户通过上位机向DSP电路发送控制指令，DSP电路发出相应频段的数字信号到DAC电路，DAC电路将数字信号转换成模拟信号到放大电路，信号放大后经第一耦合电路传输到电力线上；信号会因电力线阻抗形成衰减，衰减后的信号经第一耦合电路、信号调理电路、PGA电路、ADC电路转成数字信号后再传输到DSP电路，DSP电路经分析处理后得到当前信号的幅度，从而计算出电力线阻抗；DSP电路将计算后的数据上传到上位机，用户通过上位机获取各频率的电力线阻抗，因此本技术不需要非常复杂的仪器设备，并且操作简单，测试过程为自动化控制，非常适合现场测试，同时本技术不仅支持电力线窄带频段的测试，还可以支持当前宽带频段的电力线阻抗测试。阻抗测试频段更宽。附图说明为了更7介绍，显而易见地，下面描述中的附图仅仅是本技术的优选实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本技术提供的一种电力线阻抗测试电路的整体电路框图；图2为本技术实施例提供的DSP电路框图；图3为本技术实施例提供的DAC电路示意图；图4为本技术实施例提供的放大电路示意图。图中，1-上位机，2-MCU控制器，3-蓝牙，4-DSP电路，41-DSP芯片，42-存储芯片，43-缓存芯片，5-DAC电路，6-放大电路，7-第一耦合电路，8-第二耦合电路，9-信号调理电路，10-PGA电路，11-ADC电路。具体实施方式为了更好理解本技术
技术实现思路
，下面提供具体实施例，并结合附图对本技术做进一步的说明。参见图1至图4，一种电力线阻抗测试电路，包括DSP电路4、DAC电路5、放大电路6、第一耦合电路7、第二耦合电路8、信号调理电路9、PGA电路10、ADC电路11、通讯单元以及上位机1，所述上位机1的输出端与所述DSP电路4信号互连，所述DSP电路4的输出端依次与所述DAC电路5、所述放大电路6、所述第一耦合电路7电性相连，所述第一耦合电路7的输出端通过电力线与所述第二耦合电路8的输入端电性相连，所述第二耦合电路8的输出端依次与信号调理电路9、PGA电路10、ADC电路11电性相连，所述ADC电路11的输出端与所述DSP电路4的输入端电性相连。上位机1通过通讯单元与所述DSP电路4信号互连，上位机1由通讯单元可以向所述DSP电路4发送控制指令，所述DSP电路4也可向上位机1发送计算后的数据，在使用时，用户可通过上位机1选择需要的频段，上位机1由通讯单元将带频段信息的控制命令发送至DSP电路4中，DSP电路4中根据其控制命令，输出具有前述频段的数字信号至DAC电路5中，DAC电路5将数字信号转换成模拟信号到放大电路6，信号放大后经第一耦合电路7传输到电力线上，由于前述信号会因电力线阻抗形成衰减，衰减后的信号经第二耦合电路8被传输至信号调理电路9进行滤波处理，滤波后的信号经PGA电路10进行放大，放大后的信号再经ADC电路11转换成数字信号后最终传输至DSP电路4中，DSP电路4经分析处理后得到当前信号的幅度，从而计算出电力线阻抗，并且DSP电路4还能将计算后的数据输出至上位机1中，用户可通过上位机1获取各频率的电力线阻抗。具体的，所述通讯单元包括MCU控制器2、蓝牙3，其中MCU控制器2的输入端与所述DSP电路4电信相连，所述MCU控制器2通过蓝牙与所述上位机信号相连，MCU控制器2通过蓝牙接收上位机1带频段信息的控制命令，并将其转码成可为DSP电路4识别的控制命令信息，DSP电路4根据该控制命令输出具有相应频段的数字信号；同时DSP电路4还可将计算后的数据传输至MCU控制器2，MCU控制器2通过蓝牙3发送至上位机1中。具体的，所述DSP电路4包括DSP芯片41、存储芯片42以及缓存芯片43，其中DSP芯片41包括TMS320C6748型芯片，存储芯片42包括4Gbit的NANDFLASH芯片，缓存芯片43包括256Mbyte的MT47H256M4芯片，DSP芯片41通过蓝牙3与上位机1互连，同时DSP芯片41依次与DAC电路5，放大电路6、第一耦合电路7电性相连，而第二耦合电路8依次与信号调理电路9、PGA电路10、ADC电路11、DSP芯片41电性相连，缓存芯片43用于缓存ADC芯片传输的数据，DSP芯片41在需要时可从MT47H256M4缓存芯片43中调用数据，而存储芯片42能存储来自ADC电路的噪声信号。具体的，所述DAC电路5为包括THS5651芯片的数-模转换电路，THS5651芯片具有10位的分辨率，125M的采样率，如图2所示，THS5本文档来自技高网...

【技术保护点】
1.一种电力线阻抗测试电路，其特征在于，包括DSP电路、DAC电路、放大电路、第一耦合电路、第二耦合电路、信号调理电路、PGA电路、ADC电路、通讯单元以及上位机，所述上位机通过通讯单元与所述DSP电路信号互连，所述DSP电路的输出端依次与所述DAC电路、所述放大电路、所述第一耦合电路电性相连，所述第一耦合电路的输出端通过电力线与所述第二耦合电路的输入端电性相连，所述第二耦合电路的输出端依次与信号调理电路、PGA电路、ADC电路电性相连，所述ADC电路的输出端与所述DSP电路的输入端电性相连。/n

【技术特征摘要】
1.一种电力线阻抗测试电路，其特征在于，包括DSP电路、DAC电路、放大电路、第一耦合电路、第二耦合电路、信号调理电路、PGA电路、ADC电路、通讯单元以及上位机，所述上位机通过通讯单元与所述DSP电路信号互连，所述DSP电路的输出端依次与所述DAC电路、所述放大电路、所述第一耦合电路电性相连，所述第一耦合电路的输出端通过电力线与所述第二耦合电路的输入端电性相连，所述第二耦合电路的输出端依次与信号调理电路、PGA电路、ADC电路电性相连，所述ADC电路的输出端与所述DSP电路的输入端电性相连。


2.根据权利要求1所述的一种电力线阻抗测试电路，其特征在于，所述通讯单元包括MCU控制器以及蓝牙，所述DSP电路的输出端还与所述MCU控制器电性相连，所述MCU控制器通过蓝牙与所述上位机信号互连。


3.根据权利要求2所述的一种电力线阻抗测试电路，其特征在于，所述DSP电路包括DSP...

【专利技术属性】
技术研发人员：陈育培，姜雪娇，钟磊，吴民，
申请(专利权)人：海南电网有限责任公司，
类型：新型
国别省市：海南;46