一种沟槽型MOS器件的结构、制作工艺以及电子装置制造方法及图纸

本发明专利技术提供了一种沟槽型MOS器件的结构、制作工艺以及电子装置，其可以对沟槽栅起到保护作用，避免沟槽栅被击穿，同时能承受短路的时间较长，开关损耗小，沟槽型MOS器件的结构包括衬底层和位于衬底层上方的外延层，衬底层的下方为漏极区层，外延层上端设置有P‑阱区层，P‑阱区层上设置有N+源极区层、源极接触P+区层，N+源极区上方设置有绝缘介质层，绝缘介质层、N+源极区层、源极接触P+区层上方设置有源级金属区层，还包括穿过N+源极区和P‑阱区层、向下延伸到外延层中的沟槽，沟槽内设置有填充半导体，位于沟槽底部的外延层中设置有P+区层。

Structure, fabrication process and electronic device of a groove MOS device

【技术实现步骤摘要】
一种沟槽型MOS器件的结构、制作工艺以及电子装置
本专利技术属于半导体器件制造
，具体涉及到一种沟槽型MOS器件的结构、制作工艺以及电子装置。
技术介绍
随着我国经济持续快速的迅猛发展，能源消耗也逐年增加，特别是在全球变暖的大背景下，“低碳经济”逐渐成为全球热点，因此节约能源已成为我国的基本国策之一；而新型电子器件在其中扮演者特别重要的角色，其中沟槽MOS器件是作为如今发展迅速、市场前景好的半导体器件，它具有开关速度快、输入阻抗高、热稳定性好、可靠性强等优点，在计算机、通讯设备、普通办公设备的电源供应电路以及汽车电子电路领域有着广泛的应用。以N型沟槽MOS器件为例，其工艺流程如下：首先在N-外延层表面刻蚀出沟槽，沟槽内生长栅氧化层，淀积填充满N型重掺杂多晶硅形成栅极，然后外延层表面注入硼离子加热扩散后形成P-沟道区，再低能量注入磷离子形成N+源区。外延层表面刻蚀出接触孔，填充金属，连接沟道区和源区，背面N+衬底作为漏区。因其与传统MOSFET相比具有开关速度快，低导通电阻，高耐压，大电流，热稳定性好等优点，现已经得到广泛应用。然而传统的沟槽MOS器件中沟槽栅底部易出现高电场，在缺乏保护的情况下较易击穿，尤其在短路能力上较差，短路时间较短。
技术实现思路
针对上述问题，本专利技术提供了一种沟槽型MOS器件的结构、制作工艺以及电子装置，其可以对沟槽栅起到保护作用，避免沟槽栅被击穿，同时能承受短路的时间较长，开关损耗小。其技术方案是这样的：一种沟槽型MOS器件的结构，包括衬底层和位于所述衬底层上方的外延层，所述衬底层的下方为漏极区层，所述外延层上端设置有P-阱区层，所述P-阱区层上设置有N+源极区层、源极接触P+区层，所述N+源极区上方设置有绝缘介质层，所述绝缘介质层、N+源极区层、源极接触P+区层上方设置有源级金属区层，还包括穿过所述N+源极区和所述P-阱区层、向下延伸到所述外延层中的沟槽，所述沟槽内设置有填充半导体，其特征在于：位于所述沟槽底部的外延层中设置有P+区层。进一步，填充半导体包括顺序设置的栅极氧化层以及多晶硅层。进一步，所述外延层为N型Si外延层，所述衬底层为N型Si衬底。进一步，所述绝缘介质层为二氧化硅层和氮化硅层中的任意一种。进一步的，所述源级金属区层为Al层。一种沟槽型MOS器件的制作工艺，其特征在于，包括以下步骤：步骤1：提供衬底，在衬底上生长外延层,在外延层的上表面上生长一层掩膜层；且对掩膜层进行光刻，于掩膜层上对应位置处形成工艺窗口；步骤2：对工艺窗口处的外延层进行刻蚀，在外延层上形成沟槽；步骤3：在沟槽底部的外延层上通过离子注入的方式注入P型杂质形成P+区层，去除外延层上的掩膜层；步骤4：在沟槽和外延层的上表面上生长出栅极氧化层，在所述栅极氧化层上淀积多晶硅层；步骤5：刻蚀去除外延层上表面上的多晶硅层以及栅极氧化层，形成沟槽MOSFET栅极结构；步骤6：在所述外延层上依次通过离子注入的工艺形成P-阱区层、N+源极区层、源极接触P+区层；步骤7：在沟槽以及N+源极区层的上端形成绝缘介质层；步骤8：在所述绝缘介质层上沉积金属，形成源极金属区层，所述P+区层、N+源极区层分别与所述源极金属区层连接，形成源极金属电极；步骤9：在所述衬底的下表面上沉积背面金属层，形成漏极区层，背面金属层形成漏极金属电极。进一步的，在步骤3中，注入的P型杂质的数量级大于等于1E+15cm-3，P+区层的厚度为2.0μm～6.0μm。进一步的，在步骤5中，采用热氧化工艺形成所述栅极氧化层。进一步的，步骤6具体包括以下步骤：在所述外延层上通过离子注入的工艺注入P型杂质形成P-阱区层；在P-阱区层上生长一层掩膜层，采用光刻技术于P-阱区层上对应位置处形成工艺窗口，在工艺窗口位置处通过离子注入的工艺注入N型杂质形成N+源极区层，去除掩膜层；在P-阱区层上生长一层掩膜层，采用光刻技术于P-阱区层上对应位置处形成工艺窗口，在工艺窗口位置处通过离子注入的工艺注入高浓度的P型杂质形成源极接触P+区层，去除掩膜层。一种电子装置，其特征在于，包括如上述的沟槽型MOS器件。本专利技术的沟槽型MOS器件，其通过在沟槽栅底部制作一个P+区对强电场进行屏蔽，从而实现对沟槽栅的保护，避免沟槽栅被击穿，同时能承受短路的时间较长，同时可使寄生电容中Cgd电容明显下降，从而减少开关损耗，提升MOS器件性能，本专利技术的沟槽型MOS器件的制作工艺其与传统工艺兼容，且较易实现。附图说明图1为本专利技术的沟槽型MOS器件的结构示意图；图2为本专利技术的沟槽型MOS器件的制作工艺的流程图；图3为本专利技术的沟槽型MOS器件的制作工艺中步骤1的制备步骤示意图；图4为本专利技术的沟槽型MOS器件的制作工艺中步骤2的制备步骤示意图；图5为本专利技术的沟槽型MOS器件的制作工艺中步骤3的制备步骤示意图；图6为本专利技术的沟槽型MOS器件的制作工艺中步骤4的制备步骤示意图；图7为本专利技术的沟槽型MOS器件的制作工艺中步骤5的制备步骤示意图；图8为本专利技术的沟槽型MOS器件的制作工艺中步骤6的制备步骤示意图；图9为本专利技术的沟槽型MOS器件的制作工艺中步骤7的制备步骤示意图；图10为本专利技术的沟槽型MOS器件的制作工艺中步骤8的制备步骤示意图；图11为本专利技术的沟槽型MOS器件的制作工艺中步骤9的制备步骤示意图。具体实施方式为了彻底理解本专利技术，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本专利技术提出的技术方案。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将是公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。空间关系术语例如“在...下”、“在...下端”、“下端的”、“在...之下”、“在...之上”、“上端的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。见图1，本专利技术的一种沟槽型MOS器件的结构，包括衬底层1和位于衬底层1上方的外延层2，本实施例中的外延层为N型Si外延层，衬底层为N型Si衬底，衬底层2的下方为漏极区层3，外延层2上端设置有P-阱区层4，P-阱区层4上设置有N+源极区层5、源极接触P+区层6，N+源极区5上方设置有绝缘介质层7,绝缘介质层7、N+源极区层5、源极接触P+区层6上方设置有源级金属区层8，还包括穿过N+源极区5和P-阱区层4、向下延伸到外延层2中的沟槽9，沟槽9内设置有填充半导体，在本实施例中，填充半导体包括顺序设置的栅极氧化层10以及多晶硅层11，位于沟槽底部的本文档来自技高网...

【技术保护点】
1.一种沟槽型MOS器件的结构，包括衬底层和位于所述衬底层上方的外延层，所述衬底层的下方为漏极区层，所述外延层上端设置有P-阱区层，所述P-阱区层上设置有N+源极区层、源极接触P+区层，所述N+源极区上方设置有绝缘介质层、所述绝缘介质层、N+源极区层、源极接触P+区层上方设置有源级金属区层，还包括穿过所述N+源极区和所述P-阱区层、向下延伸到所述外延层中的沟槽，所述沟槽内设置有填充半导体，其特征在于：位于所述沟槽底部的外延层中设置有P+区层。/n

【技术特征摘要】
1.一种沟槽型MOS器件的结构，包括衬底层和位于所述衬底层上方的外延层，所述衬底层的下方为漏极区层，所述外延层上端设置有P-阱区层，所述P-阱区层上设置有N+源极区层、源极接触P+区层，所述N+源极区上方设置有绝缘介质层、所述绝缘介质层、N+源极区层、源极接触P+区层上方设置有源级金属区层，还包括穿过所述N+源极区和所述P-阱区层、向下延伸到所述外延层中的沟槽，所述沟槽内设置有填充半导体，其特征在于：位于所述沟槽底部的外延层中设置有P+区层。


2.根据权利要求1所述的一种沟槽型MOS器件的结构，其特征在于：填充半导体包括顺序设置的栅极氧化层以及多晶硅层。


3.根据权利要求1所述的一种沟槽型MOS器件的结构，其特征在于：所述外延层为N型Si外延层，所述衬底层为N型Si衬底。


4.根据权利要求1所述的一种沟槽型MOS器件的结构，其特征在于：所述绝缘介质层为二氧化硅层和氮化硅层中的任意一种。


5.根据权利要求1所述的一种沟槽型MOS器件的结构，其特征在于：所述源级金属区层为Al层。


6.一种沟槽型MOS器件的制作工艺，其特征在于，包括以下步骤：
步骤1：提供衬底，在衬底上生长外延层,在外延层的上表面上生长一层掩膜层；且对掩膜层进行光刻，于掩膜层上对应位置处形成工艺窗口；
步骤2：对工艺窗口处的外延层进行刻蚀，在外延层上形成沟槽；
步骤3：在沟槽底部的外延层上通过离子注入的方式注入P型杂质形成P+区层，去除外延层上的掩膜层；
步骤4：在沟槽和外延层的上表面上生长出栅极氧化层，在所述栅极氧化层上淀积多...

【专利技术属性】
技术研发人员：夏华忠，李健，
申请(专利权)人：江苏东海半导体科技有限公司，
类型：发明
国别省市：江苏;32