【技术实现步骤摘要】
一种并行数据转串行数据的转换电路的设计方法
本申请涉及显示
，尤其涉及一种并行数据转串行数据的转换电路。
技术介绍
目前，数据传输的方式包括串行数据传输和并行数据传输，串行数据传输是将组成数据和字符的码元按时序逐位予以传输，并行数据传输是将固定位数的数据和字符码元同时传输至接收端。并串转换是完成这两种传输方式之间转换的技术。现有技术中的并串转换电路利用多个触发器串联构成移位寄存器进行并串转换。如图1所示的并串转换电路包括四个触发器01，第一个触发器1输入端为D[3]，其余触发器1的输入端D与一个第一选择器的输出端连接，第一选择器的一个输入为数据信号D，上一级的触发器1的输出连接第一选择器的另一个输入，第一选择器的控制端为使能信号EN，触发器1的控制端C输入时钟信号CLK，触发器1的复位信号端R输入复位信号RST，最后一个触发器1的输出端输出串行数据SOUT。图1所示的并串转换电路的时序图如图2所示，图1中所有触发器1通过一个使能信号控制第一选择器，同时载入并行的输入数据，之后第一选择器切换至触发器串联状态，之后每次时钟...
【技术保护点】
1.一种并行数据转串行数据的转换电路，其特征在于，所述并行数据转串行数据的转换电路包括：时钟信号降频模块，以及开关控制信号模块以及开关模块；/n所述时钟信号降频模块用于：对输入的时钟信号进行降低频率为原来一半后输出；/n所述开关模块中的开关的数量与所需并行传输的数据位数相等；开关控制信号模块具有与开关模块的每个开关控制端一一对应耦接的多个输出端；/n所述开关控制信号模块用于：根据复位信号分割时钟信号降频模块输出的时钟信号，产生多个开关脉冲信号分别输出至耦接的各所述开关模块中的各传输门。/n各所述开关模块用于：根据所述开关控制信号模块产生的开关控制信号，对输入的并行数据信号中...
【技术特征摘要】
1.一种并行数据转串行数据的转换电路，其特征在于，所述并行数据转串行数据的转换电路包括：时钟信号降频模块，以及开关控制信号模块以及开关模块；
所述时钟信号降频模块用于：对输入的时钟信号进行降低频率为原来一半后输出；
所述开关模块中的开关的数量与所需并行传输的数据位数相等；开关控制信号模块具有与开关模块的每个开关控制端一一对应耦接的多个输出端；
所述开关控制信号模块用于：根据复位信号分割时钟信号降频模块输出的时钟信号，产生多个开关脉冲信号分别输出至耦接的各所述开关模块中的各传输门。
各所述开关模块用于：根据所述开关控制信号模块产生的开关控制信号，对输入的并行数据信号中的数据信号进行串行化然后输出。
2.根据权利要求1所述的并行数据转串行数据的转换电路，其特征在于所述时钟信号降频模块包括一个带低有效复位端和反向输出端的D触发器。
所述D触发器的低有效复位端耦接复位信号。
所述D触发器的时钟输入端接入所述的时钟信号，所述D触发器的反向输出端直接接到所述D触发器的数据输入端，所述D触发器的正向输出端为降频时钟信号，用于耦接所述开关控制模块。
3.根据权利要求1所述的并行数据转串行数据的转换电路，其特征在于，所述开关控制信号发生模块包括：启动模块，高低电平转换模块，二选一数据选择模块以及多个级联的第一组合逻辑模块；
所述启动模块的输入端用于接收经过所述时钟信号降频模块降频后的降频时钟信号；
所述启动模块的复位信号端用于接收所述复位信号；
所述启动模块用于：根据所述降频时钟信号和所述复位信号生成启动信号并输出；
所述启动模块的输出端与所述第一组合逻辑模块的第一输入端耦接；
所述高低电平转换模块的复位信号端用于接收所述复位信号；
所述高低电平转换模块的输入端与除最后一级的所述第一组合逻辑模块外的任一所述第一组合逻辑模块的输出端耦接；
所述高低电平转换模块的输出端与所述二选一数据选择模块的控制端耦接；
所述高低...
【专利技术属性】
技术研发人员：唐鹤，项欣，吴娜，彭析竹，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。