用于晶片平坦化的方法和通过其制造的图像传感器技术

一种晶片平坦化方法，包括在具有芯片区域和划线区域的基板上形成第二绝缘层和抛光层；在芯片区域和划线区域中的抛光层中形成第一通孔并且在芯片区域中的第二绝缘层中形成第二通孔，其中第二通孔与第一通孔在芯片区域中相接；在第一通孔和第二通孔内以及抛光层的上表面上形成焊盘金属层；通过化学机械抛光(CMP)工艺抛光该抛光层和焊盘金属层，以暴露芯片区域和划线区域中的第二绝缘层的上表面。

Method for wafer flattening and image sensor manufactured by it

【技术实现步骤摘要】
用于晶片平坦化的方法和通过其制造的图像传感器
本专利技术构思的示例性实施方式涉及用于晶片平坦化的方法和通过其制造的图像传感器。
技术介绍
通过将包括逻辑电路的下基板晶片接合到包括像素的上基板可以形成图像传感器。上基板和下基板可以是通过晶片到晶片接合被彼此接合的单独晶片。晶片通常包括以栅格形式设置的芯片区域和位于芯片区域之间的划线区域。芯片区域包括设置在绝缘层下方的多个器件和多条线以及电连接到器件或线并暴露于晶片的表面的多个过孔(via)。因此，形成芯片区域使得过孔穿过绝缘层并暴露在晶片的表面。划线区域仅由晶片表面处的绝缘层形成。在晶片到晶片接合中，首先通过化学机械抛光(CMP)平坦化将要接合的晶片表面(下文中，称为“接合表面”)。为了确保接合强度，平坦化应该将接合表面形成为完全平坦的表面。然而，由于芯片区域和划线区域具有不同的表面特性，所以在平坦化期间可能形成芯片区域和划线区域之间的台阶。
技术实现思路
根据本专利技术构思的示例性实施方式，提供了一种用于晶片平坦化的方法，包括：在具有芯片区域和划线区域的基板上形成第二绝缘层和抛光层；在芯片区域和划线区域中的抛光层中形成第一通孔并且在芯片区域中的第二绝缘层中形成第二通孔，其中第二通孔与第一通孔在芯片区域中相接；在第一通孔和第二通孔内以及抛光层的上表面上形成焊盘金属层；通过化学机械抛光(CMP)工艺抛光该抛光层和焊盘金属层，以暴露芯片区域和划线区域中的第二绝缘层的上表面。根据本专利技术构思的示例性实施方式，提供了一种用于晶片平坦化的方法，包括：在具有芯片区域和划线区域的基板上形成绝缘层和抛光层；使用形成在抛光层的上表面上的第一光致抗蚀剂图案作为蚀刻掩模在芯片区域和划线区域中的抛光层中形成第一通孔，并且在芯片区域中的绝缘层中形成连接到第一通孔的第二通孔；在第一通孔和第二通孔的内部以及抛光层的上表面上形成焊盘金属层；通过CMP工艺抛光该抛光层和焊盘金属层，以暴露芯片区域和划线区域中的绝缘层的上表面，其中形成在划线区域中的第一通孔形成有水平截面积，其小于形成在芯片区域中的第一通孔的水平截面积。根据本专利技术构思的示例性实施方式，提供了一种图像传感器，包括：下基板，包括具有芯片区域和划线区域的下主基板和设置在下主基板上的下线层；上基板，包括具有芯片区域和划线区域的上主基板和设置在上主基板上的上线层，其中上基板设置在下基板上，其中下线层具有设置在下基板的最上部分的下绝缘层，上线层具有设置在上基板的最下部分的上绝缘层，下绝缘层的上表面和上绝缘层的下表面彼此接合，下绝缘层具有在下基板的划线区域的上表面中的下绝缘凹槽，上绝缘层具有在上基板的划线区域的下表面中的上绝缘凹槽。根据本专利技术构思的示例性实施方式，提供了一种用于晶片平坦化的方法，包括：形成包括芯片区域和划线区域的基板；在基板上形成绝缘层；在绝缘层上形成抛光层；在划线区域的抛光层中形成第一通孔；在芯片区域的绝缘层中形成第二通孔；在第一和第二通孔中以及在抛光层上形成焊盘金属层；以及抛光焊盘金属层以暴露芯片区域和划线区域中的绝缘层的表面。附图说明图1A是晶片的平面图，图1B是图1A的部分A的局部放大图，图1C是沿图1B的线B-B的垂直截面图。图2A、2B、2C、2D、2E、2F、2G和2H是示出根据本专利技术构思的示例性实施方式的晶片平坦化方法的工艺的垂直截面图。图3A和3B是根据本专利技术构思的示例性实施方式的通过晶片平坦化方法形成的下基板和上基板的垂直截面图，图3C是通过接合形成的图像传感器的垂直截面图。图4A和4B是示出根据本专利技术构思的示例性实施方式的晶片平坦化方法的工艺的垂直截面图。图5是示出根据本专利技术构思的示例性实施方式的晶片平坦化方法的工艺的垂直截面图。图6A和6B是示出根据本专利技术构思的示例性实施方式的晶片平坦化方法的工艺的垂直截面图。具体实施方式在下文中，将描述根据本专利技术构思的示例性实施方式的用于晶片平坦化的方法和通过其制造的图像传感器。将描述应用根据本专利技术构思的示例性实施方式的晶片平坦化方法的晶片。图1A是晶片的平面图，图1B是图1A的部分A的局部放大图，图1C是沿图1B的线B-B的垂直截面图。将在下面描述的晶片10可以是用于互补金属氧化物半导体(CMOS)图像传感器的晶片。晶片10可以是图像传感器的下基板20或上基板40(参见图3A至3C)。在下文中，将描述晶片10是图像传感器的下基板20的情况。在以下描述中，晶片10可以相同或类似地应用于上基板40。参照图1A至1C，晶片10包括相对于水平方向的芯片区域11和划线区域12。芯片区域11以栅格形式设置，同时在晶片10上沿水平方向彼此间隔开。芯片区域11可以包括像素区域11a和过渡区域(ferryregion)11b。晶片10可以包括第一表面和第二表面。晶片10的第一表面可以是晶片10的上表面。晶片10的第二表面可以是晶片10的下表面。晶片10可以包括基板主体13(也称为“主基板”)和线层14。在晶片10中，线层14可以设置在主基板13上。线层14可以在晶片10中面向上，并且主基板13的下表面可以面向下。晶片10还可以包括晶体管15。晶片10还可以包括与主基板13、线层14和晶体管15一起的附加部件。主基板13可以包括体硅基板或绝缘体上硅(SOI)基板。主基板13可以是第一导电类型基板。主基板13的芯片区域11包括多个源极/漏极区域13a。主基板13的划线区域12不包括源极/漏极区域13a。多个源极/漏极区域13a可以形成晶体管15。线层14可包括多个绝缘层14a。线层14的芯片区域11还可以包括多个导电焊盘14b和多个导电过孔14c。线层14的划线区域12不包括多个导电焊盘14b和多个导电过孔14c。例如，划线区域12可以仅包括绝缘层14a和主基板13。多个绝缘层14a可以形成在主基板13上。导电焊盘14b可以设置在多个绝缘层14a中的每一个的上侧或下侧，并且暴露于多个绝缘层14a中的每一个的上表面或下表面。多个导电焊盘14b可以暴露于线层14的上表面。导电焊盘14b可以暴露于绝缘层14a的上表面，该上表面位于晶片10的最上部分。在这种情况下，导电焊盘14b的上表面可以与绝缘层14a的上表面共面。绝缘层14a可以由诸如SiCN、SiN或SiOCN的绝缘材料形成。导电过孔14c可以垂直穿过绝缘层14a。导电过孔14c可以电连接上导电焊盘14b和下导电焊盘14b，或者可以将上导电焊盘14b或下导电焊盘14b电连接到晶体管15。晶体管15可以形成在主基板13和绝缘层14a中。晶体管15可以包括形成在主基板13中的源极/漏极区域13a和形成在绝缘层14a中的栅电极13b。源极/漏极区域13a可以与主基板13的上表面相邻设置。晶体管15可以是逻辑晶体管。晶体管15可以是不同导电类型的晶体管。例如，晶体管15可以包括n型晶体管和p型晶体管。在晶片10上执行化学机械抛光(CMP)工艺之后，晶片10可以晶片接合到形成上本文档来自技高网...

【技术保护点】
1.一种晶片平坦化方法，包括：/n在具有芯片区域和划线区域的基板上形成第二绝缘层和抛光层；/n在所述芯片区域和所述划线区域中的所述抛光层中形成第一通孔并且在所述芯片区域中的所述第二绝缘层中形成第二通孔，其中所述第二通孔与所述第一通孔在所述芯片区域中相接；/n在所述第一通孔和所述第二通孔内以及在所述抛光层的上表面上形成焊盘金属层；和/n通过化学机械抛光(CMP)工艺抛光所述抛光层和所述焊盘金属层，以暴露所述芯片区域和所述划线区域中的所述第二绝缘层的上表面。/n

【技术特征摘要】
20181123 KR 10-2018-01466631.一种晶片平坦化方法，包括：
在具有芯片区域和划线区域的基板上形成第二绝缘层和抛光层；
在所述芯片区域和所述划线区域中的所述抛光层中形成第一通孔并且在所述芯片区域中的所述第二绝缘层中形成第二通孔，其中所述第二通孔与所述第一通孔在所述芯片区域中相接；
在所述第一通孔和所述第二通孔内以及在所述抛光层的上表面上形成焊盘金属层；和
通过化学机械抛光(CMP)工艺抛光所述抛光层和所述焊盘金属层，以暴露所述芯片区域和所述划线区域中的所述第二绝缘层的上表面。


2.如权利要求1所述的方法，其中，形成所述第一通孔包括：
使用形成在所述抛光层的所述上表面上的第一光致抗蚀剂图案作为蚀刻掩模在所述抛光层中形成所述第一通孔；
在所述抛光层的所述上表面上和所述第一通孔内沉积牺牲层，并在所述牺牲层的上表面上形成第二光致抗蚀剂图案；
使用所述第二光致抗蚀剂图案作为蚀刻掩模，形成穿过所述芯片区域的所述牺牲层和所述第二绝缘层的所述第二通孔；和
去除所述第二光致抗蚀剂图案和所述牺牲层以暴露所述划线区域中的所述第一通孔。


3.如权利要求1所述的方法，还包括：
在所述第一通孔和所述第二通孔内以及所述抛光层的所述上表面上形成防扩散层和在所述防扩散层与所述焊盘金属层之间的焊盘籽晶层，
其中通过所述化学机械抛光工艺抛光所述抛光层和所述焊盘金属层包括：
去除在所述抛光层的所述上表面上形成的焊盘金属层；和
去除所述抛光层以及位于所述第一通孔和所述第二通孔内的所述焊盘金属层。


4.如权利要求3所述的方法，其中在与所述划线区域中的所述第一通孔对应的位置处在所述第二绝缘层中形成绝缘凹槽。


5.如权利要求1所述的方法，还包括在所述化学机械抛光工艺期间在所述第二绝缘层的所述上表面上形成氧化物层。


6.如权利要求1所述的方法，其中形成在所述芯片区域中的所述第一通孔和形成在所述划线区域中的所述第一通孔具有相同的孔密度。


7.如权利要求1所述的方法，其中形成在所述芯片区域中的所述第一通孔和形成在所述划线区域中的所述第一通孔具有相同的俯视图和相同的分隔距离。


8.如权利要求1所述的方法，其中形成在所述芯片区域中的所述第一通孔和形成在所述划线区域中的所述第一通孔具有不同的俯视图和相同的孔密度。


9.如权利要求1所述的方法，其中形成在所述芯片区域中的所述第一通孔和形成在所述划线区域中的所述第一通孔具有不同形状的垂直截面积和相同的孔密度。


10.如权利要求1所述的方法，其中形成所述第一通孔和所述第二通孔包括：
使用形成在所述抛光层的所述上表面上的第一光致抗蚀剂图案作为蚀刻掩模，在所述芯片区域的所述抛光层中形成所述第一通孔以及在所述第二绝缘层中形成所述第二通孔；
在所述抛光层的所述上表面上以及所述第一通孔和所述第二通孔内沉积牺牲层，并在所述牺牲层的上表面上形成第二光致抗蚀剂图案；
使用所述第二光致抗蚀剂图案作为蚀刻掩模，在所述划线区域中的所述抛光层中形成所述第一通孔；和
去除所述第二光致抗蚀剂图案和所述牺牲层以暴露所述芯片区域中的所述第一通孔和所述第二通孔。


11.如权利要求10所述的方法，还包括在所述第一通孔和所述第二通孔内以及所述抛光层的所述上表面上形成防扩散层和在所述防扩散层与所述焊盘金属层之间的焊盘籽晶层。


12.如权利要求10所述的方法，其中通过所述化学机械抛光工艺抛光所述抛光层和...

【专利技术属性】
技术研发人员：蒋妵希，金石镐，罗勋奏，文光辰，朴宰亨，李圭夏，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR