一种自带防读写冲突功能的存储装置制造方法及图纸

本发明专利技术公开一种自带防读写冲突功能的存储装置，包括接口模块和存储模块，接口模块包括两个独立的端口，两个端口共享存储模块，存储装置还包括配置模块和仲裁模块，存储模块包括多个存储分区，每个存储分区独立配置基地址、容量和属性，配置模块与外部主机相连，外部主机通过配置模块实现对多个存储分区的基地址、容量和属性的配置，仲裁模块基于对存储模块的分区及分区的属性配置，在两个端口同时对同一个分区进行读写操作时，按照分区属性进行仲裁，选通读操作或者写操作。本发明专利技术通过仲裁模块判断读写优先级，支持双端口存储器的并行操作，提高存储的访问速度，解决读写冲突对系统运行的影响。

A memory device with anti read write conflict function

【技术实现步骤摘要】
一种自带防读写冲突功能的存储装置
本专利技术涉及一种存储装置，具体是一种自带防读写冲突功能的存储装置，属于存储装置

技术介绍
随着电子技术的发展，系统的复杂性越来越高，处理的信息量越来越多，对存储器的工作速度和容量要求也越来越高。目前，加速存储器访问速度的主要方案为采用更高速的存储器，或者加大存储器的字长，采用并行操作的双端口存储器等。并行操作的双端口存储器有两个完全独立的端口，每个端口都有自己的数据线、地址线和控制线。当双端口的地址不相同时，在两个端口上同时进行读写操作，一定不会发生读写冲突，但当双端口存储器两端同时对同一存储单元进行读写操作时，双端口存储器就会产生读写冲突问题，导致读写数据错误，影响系统运行。双端口存储器有两个独立的端口，每个端口有各自独立的控制端（端口使能端、读使能、写使能）、地址端和数据端，两个端口共享一个存储器。双端口存储器支持在两个端口上对同一存储单元同时进行读写操作。但当在两个端口上对同一存储单元同时进行读写操作时，一个端口的读数据可能会被另一个端口的写数据篡改。这种情况会造成对存储单元读写行为的不可预测性，因为读操作的同时，其他端口有写同一地址空间的操作，导致读数据正确性无法判定。目前，解决多端口存储读写冲突问题多依赖于系统设计中，对读写操作同一地址空间的规避，这限制了系统的运行，而现有依靠内部逻辑设计，避免读写冲突的方式，会降低读写性能，且仅支持MEMORY总线。AMBA（AdvancedMicrocontrollerBusArchitecture)总线协议是由ARM公司研发退出的片上总线协议。AMBA2.0版定义了三组总线：AHB（AdvancedHigh-performanceBus）、ASB（AdvancedSystemBus）和APB（AdvancedPeripheralBus）。AHB总线协议是AMBA2.0协议最重要的一部分，被大多数SoC设计采用，用于高性能、高时钟频率的系统结构。AXI（AdvancedeXtensibleInterface)总线协议是AMBA3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。AXI是AMBA中一个新的高性能协议。AXI技术丰富了现有的AMBA标准内容，满足超高性能和复杂的片上系统（SoC）设计的需求。
技术实现思路
本专利技术要解决的技术问题是提供一种自带防读写冲突功能的存储装置，通过仲裁模块判断读写优先级，支持双端口存储器的并行操作，提高存储的访问速度，解决读写冲突对系统运行的影响。为了解决所述技术问题，本专利技术采用的技术方案是：一种自带防读写冲突功能的存储装置，包括接口模块和存储模块，接口模块包括两个独立的端口，每个端口有各自独立的控制端、地址端和数据端，两个端口共享存储模块，存储装置还包括配置模块和仲裁模块，存储模块包括多个存储分区，每个存储分区独立配置基地址、容量和属性，配置模块与外部主机相连，外部主机通过配置模块实现对多个存储分区的基地址、容量和属性的配置，仲裁模块基于对存储模块的分区及分区的属性配置，在两个端口同时对同一个分区进行读写操作时，按照分区属性进行仲裁，选通读操作或者写操作。进一步的，接口模块还包括多协议转换模块，实现AXI总线协议转MEMORY总线和AHB总线协议转MEMORY总线，兼容主设备端接口为AHB总线协议、AXI总线协议和MEMORY总线协议，兼容存储端接口为AHB、AXI总线协议和MEMORY总线协议。进一步的，存储分区的属性为分区读写优先级，包括读优先和写优先。进一步的，存储分区在配置读写优先级的情况下同时进行读写交替。进一步的，多个存储分区的地址连续，它们的容量总和等于存储模块的总容量。本专利技术的有益效果：接口支持AXI总线协议、AHB总线协议、MEMORY总线，不需要主设备增加协议转换，提高存储器的应用范围；具有AXI总线和AHB总线高性能、高带宽、低延时等优势，提高存储器的数据传输高效性；实现存储单元分区属性独立配置，实现存储分区独立仲裁，提高存储器的灵活性和高效性；实现双端口存储器的防读写冲突功能和读写并行操作功能，极大的提高了存储器的读写性能，满足系统高性能要求。附图说明图1为本专利技术的原理框图；图2为分区结构配置示意图；图3为分区属性配置示意图；图4为实施例1中分区结构配置示例图。具体实施方式下面结合附图和具体实施例对本专利技术做进一步的说明。实施例1本实施例公开一种自带防读写冲突功能的存储装置，包括接口模块PORT、配置模块CFG、仲裁模块ARB和存储模块。本实施例中，所述存储装置为双端口存储装置，即有两个端口PortA、PortB，两个端口有各自独立的控制端（端口使能端、读使能、写使能）、地址端和数据段，两个端口共享存储模块。如图2所示，存储模块包括多个存储分区，每个存储分区独立配置基地址、容量和属性，REGIONn的基地址为REGION_n_BASE，容量为REGION_n_SIZE，实现数据分区存储，整个存储空间的大小等于各分区存储空间大小的和。配置模块与外部主机相连，外部主机通过配置模块实现对多个存储分区的基地址、容量和属性的配置，仲裁模块基于对存储模块的分区及分区的属性配置，实现在两个端口同时对同一个分区进行读写操作时，按照分区属性进行仲裁，选通读操作或者写操作。本实施例中，接口模块还包括多协议转换模块，实现AXI总线协议转MEMORY总线和AHB总线协议转MEMORY总线，兼容主设备端接口为AHB总线协议、AXI总线协议和MEMORY总线协议，兼容存储端接口为AHB、AXI总线协议和MEMORY总线协议。本实施例中，多个存储分区的地址连续，它们的容量总和等于存储模块的总容量。本实施例所述存储装置如图4所示，整块存储装置的容量大小为64KB，地址空间对应0x0000~0xffff，在REGION_1_BASE=0x0000，REGION_1_SIZE=4KB，即REGION_1对应的地址空间为0x0000-0x0fff，相应的REGION_2的基地址REGION_2_BASE=0x1000，图中配置的REGION_2_SIZE=8KB，即REGION_2对应的地址空间为0x1000-0x2fff，相应的可以确定REGION_3的基地址REGION_3_BASE=0x3000，……，REGION_n的基地址REGION_n_BASE=0x8000，图中配置的REGION_n_SIZE=32KB，REGION_n对应的地址空间为0x8000-0xffff，达到整块存储的地址空间上限。存储分区的属性可独立配置，存储分区的属性为分区读写优先级，包括读优先和写优先，如图3所示，REGION1属性为写优先（WRW），REGION2属性为读优先（RWR）。为了避免仲裁机制下的读写长时间等待，存储分区在配置读写优先级的情况下同时进行读写交替。PORTA端本文档来自技高网...

【技术保护点】
1.一种自带防读写冲突功能的存储装置，包括接口模块和存储模块，接口模块包括两个独立的端口，每个端口有各自独立的控制端、地址端和数据端，两个端口共享存储模块，其特征在于：存储装置还包括配置模块和仲裁模块，存储模块包括多个存储分区，每个存储分区独立配置基地址、容量和属性，配置模块与外部主机相连，外部主机通过配置模块实现对多个存储分区的基地址、容量和属性的配置，仲裁模块基于对存储模块的分区及分区的属性配置，在两个端口同时对同一个分区进行读写操作时，按照分区属性进行仲裁，选通读操作或者写操作。/n

【技术特征摘要】
1.一种自带防读写冲突功能的存储装置，包括接口模块和存储模块，接口模块包括两个独立的端口，每个端口有各自独立的控制端、地址端和数据端，两个端口共享存储模块，其特征在于：存储装置还包括配置模块和仲裁模块，存储模块包括多个存储分区，每个存储分区独立配置基地址、容量和属性，配置模块与外部主机相连，外部主机通过配置模块实现对多个存储分区的基地址、容量和属性的配置，仲裁模块基于对存储模块的分区及分区的属性配置，在两个端口同时对同一个分区进行读写操作时，按照分区属性进行仲裁，选通读操作或者写操作。


2.根据权利要求1所述的自带防读写冲突功能的存储装置，其特征在于：接口模块还包括多协议转换模块，实现AXI总线...

【专利技术属性】
技术研发人员：刘尚，孙中琳，刘大铕，
申请(专利权)人：山东华芯半导体有限公司，
类型：发明
国别省市：山东;37