栅极驱动电路、显示面板制造技术

本发明专利技术涉及显示技术领域，提出一种栅极驱动电路和显示面板，该栅极驱动电路包括级联的多个移位寄存器单元，每一极移位寄存器单元包括第一输出端和第二输出端，移动寄存器单元还包括：移位寄存器电路，用于向第一输出端输入第一移位信号；逻辑门，第一输入端连接本级移位寄存器单元的第一输出端，第二输入端连接上一级移位寄存器单元的第一输出端，输出端连接第二输出端，用于向第二输出端输出第二移位信号。该栅极驱动电路输出的第一移位信号可以用于像素驱动电路的栅极驱动信号和复位信号，第二移位信号可以用于像素驱动电路的使能信号，从而不需要设置使能驱动电路向像素驱动电路，进而可以通过减少栅极驱动器的数量降低显示面板边框的宽度。

Grid drive circuit, display panel

【技术实现步骤摘要】
栅极驱动电路、显示面板
本专利技术涉及显示
，尤其涉及一种栅极驱动电路、显示面板。
技术介绍
像素驱动电路通常会采用内部补偿的设置方式以避免驱动晶体管电性差异造成的显示异常。内部补偿方式的像素驱动电路需要多个驱动信号(例如，Reset、Gate、EM信号)相互配合。相关技术中，通常需要设置多个驱动电路用于输出上述驱动信号，例如，通过栅极驱动电路GOA输出Gate信号，通过使能驱动电路EOA输出使能信号。然而，上述驱动电路一般设置于显示面板的边沿走线区，由于上述驱动电路结构较为复杂，从而会增加显示面板的边框的宽度。需要说明的是，在上述
技术介绍
部分专利技术的信息仅用于加强对本专利技术的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本专利技术的目的在于提供一种栅极驱动电路、显示面板。该栅极驱动电路能够解决相关技术中显示面板边框宽度较宽的技术问题。本专利技术的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本专利技术的实践而习得。根据本专利技术的一个方面，提供一种栅极驱动电路，该栅极驱动电路包括级联的多个移位寄存器单元，每一极所述移位寄存器单元包括第一输出端和第二输出端，所述移动寄存器单元还包括：移位寄存器电路和逻辑门，移位寄存器电路用于向所述第一输出端输入第一移位信号；逻辑门的第一输入端连接本级移位寄存器单元的第一输出端，第二输入端连接上一级移位寄存器单元的第一输出端，输出端连接所述第二输出端，用于向所述第二输出端输出第二移位信号。本专利技术的一种示例性实施例中，所述第一输出端输出信号的有效电平为低电平，所述逻辑门为与非门；或所述第一输出端输出信号的有效电平为高电平，所述逻辑门为或非门。本专利技术的一种示例性实施例中，所述栅极驱动电路应用于显示面板；第n级所述移位寄存器单元中的第一输出端用于向所述显示面板中的第n行像素单元提供栅极驱动信号；第n级所述移位寄存器单元中的第二输出端用于向所述显示面板中的第n行像素单元提供使能信号；第n级所述移位寄存器单元中的第一输出端用于向所述显示面板中的第n+1行像素单元提供复位信号；其中，n为大于等于1的正整数。本专利技术的一种示例性实施例中，每一极所述移位寄存器单元还包括电流放大电路，电流放大电路的输入端连接所述逻辑门的输出端，输出端连接所述第二输出端，用于放大所述逻辑门输出端的电流，并向所述第二输出端输入放大后的电流。本专利技术的一种示例性实施例中，所述与非门包括第一P型晶体管、第二P型晶体管、第三P型晶体管、第四P型晶体管。第一P型晶体管的控制端连接本级移位寄存器单元的第一输出端，第一端连接所述第二输出端；第二P型晶体管的控制端连接上一级移位寄存器单元的第一输出端，第一端连接低电平信号端，第二端连接所述第一P型晶体管的第二端；第三P型晶体管的控制端连接本级移位寄存器单元的第一输出端，第一端连接高电平信号端，第二端连接第二输出端；第四P型晶体管的控制端连接上一级移位寄存器单元的第一输出端，第一端连接高电平信号端，第二端连接所述第二输出端。本专利技术的一种示例性实施例中，所述电流放大电路包括第五N型晶体管、第六P型晶体管，第五N型晶体管的控制端连接所述逻辑门的输出端，第一端连接高电平信号端，第二端连接所述第二输出端；第六P型晶体管的控制端连接所述逻辑门的输出端，第一端连接低电平信号端，第二端连接所述第二输出端。本专利技术的一种示例性实施例中，所述电流放大电路还包括第一电容、第二电容，第一电容连接于所述第五N型晶体管的控制端和所述第二输出端之间；第二电容连接于所述第六P型晶体管的控制端和所述第二输出端之间。本专利技术的一种示例性实施例中，所述移位寄存器电路包括第一输入电路、第二输入电路、第一输出电路、第二输出电路、第一控制电路、第二控制电路、隔离电路。第一输入电路连接输入端、第一时钟信号端、第一节点，用于响应所述第一时钟信号端的信号将所述输入端的信号传输到所述第一节点；第二输入电路连接第一电源端、第一时钟信号端、第二节点用于响应所述第一时钟信号端的信号将所述第一电源端的信号传输到所述第二节点；第一输出电路连接所述第一节点、第二时钟信号端、第一输出端，用于响应所述第一节点的信号将所述第二时钟信号端的信号传输到所述第一输出端；第二输出电路连接所述第二节点、第一输出端、第二电源端，用于响应所述第二节点的信号将所述第二电源端的信号传输到所述第一输出端；第一控制电路连接所述第一节点、第二节点、第一时钟信号端，用于响应所述第一节点的信号将所述第一时钟信号端的信号传输到所述第二节点；第二控制电路连接所述第一节点、第二节点、第二时钟信号端、第二电源端，用于响应所述第二时钟信号端和第二节点的信号将所述第二电源端的信号传输到所述第一节点；隔离电路连接所述第一节点、第一电源端、第一输出电路，用于响应所述第一电源端的信号导通所述第一节点和所述第一输出电路。本专利技术的一种示例性实施例中，所述第一输入电路包括第七晶体管，第七晶体管的控制端连接所述第一时钟信号端，第一端连接所述输入端，第二端连接所述第一节点。所述第二输入电路包括第八晶体管，第八晶体管的控制端连接所述第一时钟信号端，第一端连接连接第一电源端，第二端连接所述第二节点；所述第一输出电路包括第九晶体管、第三电容，第九晶体管的控制端连接所述第一节点，第一端连接所述第二时钟信号端，第二端连接所述第一输出端；第三电容，连接于所述第九晶体管控制端和所述第一输出端之间。所述第二输出电路包括第十晶体管、第四电容，第十晶体管的控制端连接所述第二节点，第一端连接所述第二电源端，第二端连接所述第一输出端；第四电容连接于所述第十晶体管控制端和所述第一输出端之间；所述第一控制电路包括第十一晶体管，第十一晶体管的控制端连接所述第一节点、第一端连接所述第一时钟信号端，第二端连接所述第二节点；所述第二控制电路包括第十二晶体管、第十三晶体管，第十二晶体管的控制端连接所述第二节点，第一端连接所述第二电源端；第十三晶体管的控制端连接所述第二时钟信号端，第一端连接所述第十二晶体管的第二端，第二端连接所述第一节点；所述隔离电路包括第十四晶体管，第十四晶体管的控制端连接所述第二电源端，第一端连接所述第一节点，第二端连接所述第九晶体管的控制端。根据本专利技术的一个方面，提供一种显示面板，该显示面板包括上述的栅极驱动电路。本公开提供一种栅极驱动电路、显示面板。该栅极驱动电路包括级联的多个移位寄存器单元，每一极所述移位寄存器单元包括第一输出端和第二输出端，所述移动寄存器单元还包括：移位寄存器电路和逻辑门，移位寄存器电路用于向所述第一输出端输入第一移位信号；逻辑门的第一输入端连接本级移位寄存器单元的第一输出端，第二输入端连接上一级移位寄存器单元的第一输出端，输出端连接所述第二输出端，用于向所述第二输出端输出第二移位信号。该栅极驱动电路输出的第一移位信号可以用于像素驱动电路的栅极驱动信号和复位信号，第二移位信号可以用于像素驱动电路的使能信号。应用该栅极驱动电路的显示面板不需要单独设置使能驱动电路以向像本文档来自技高网...

【技术保护点】
1.一种栅极驱动电路，其特征在于，包括级联的多个移位寄存器单元，每一极所述移位寄存器单元包括第一输出端和第二输出端，所述移动寄存器单元还包括：/n移位寄存器电路，用于向所述第一输出端输入第一移位信号；/n逻辑门，第一输入端连接本级移位寄存器单元的第一输出端，第二输入端连接上一级移位寄存器单元的第一输出端，输出端连接所述第二输出端，用于向所述第二输出端输出第二移位信号。/n

【技术特征摘要】
1.一种栅极驱动电路，其特征在于，包括级联的多个移位寄存器单元，每一极所述移位寄存器单元包括第一输出端和第二输出端，所述移动寄存器单元还包括：
移位寄存器电路，用于向所述第一输出端输入第一移位信号；
逻辑门，第一输入端连接本级移位寄存器单元的第一输出端，第二输入端连接上一级移位寄存器单元的第一输出端，输出端连接所述第二输出端，用于向所述第二输出端输出第二移位信号。


2.根据权利要求1所述的栅极驱动电路，其特征在于，
所述第一输出端输出信号的有效电平为低电平，所述逻辑门为与非门；或
所述第一输出端输出信号的有效电平为高电平，所述逻辑门为或非门。


3.根据权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动电路应用于显示面板；
第n级所述移位寄存器单元中的第一输出端用于向所述显示面板中的第n行像素单元提供栅极驱动信号；
第n级所述移位寄存器单元中的第二输出端用于向所述显示面板中的第n行像素单元提供使能信号；
第n级所述移位寄存器单元中的第一输出端用于向所述显示面板中的第n+1行像素单元提供复位信号；
其中，n为大于等于1的正整数。


4.根据权利要求1所述的栅极驱动电路，其特征在于，每一极所述移位寄存器单元还包括：
电流放大电路，输入端连接所述逻辑门的输出端，输出端连接所述第二输出端，用于放大所述逻辑门输出端的电流，并向所述第二输出端输入放大后的电流。


5.根据权利要求2所述的栅极驱动电路，其特征在于，所述与非门包括：
第一P型晶体管，控制端连接本级移位寄存器单元的第一输出端，第一端连接所述第二输出端；
第二P型晶体管，控制端连接上一级移位寄存器单元的第一输出端，第一端连接低电平信号端，第二端连接所述第一P型晶体管的第二端；
第三P型晶体管，控制端连接本级移位寄存器单元的第一输出端，第一端连接高电平信号端，第二端连接第二输出端；
第四P型晶体管，控制端连接上一级移位寄存器单元的第一输出端，第一端连接高电平信号端，第二端连接所述第二输出端。


6.根据权利要求4所述的栅极驱动电路，其特征在于，所述电流放大电路包括：
第五N型晶体管，控制端连接所述逻辑门的输出端，第一端连接高电平信号端，第二端连接所述第二输出端；
第六P型晶体管，控制端连接所述逻辑门的输出端，第一端连接低电平信号端，第二端连接所述第二输出端。


7.根据权利要求6所述的栅极驱动电路，其特征在于，所述电流放大电路还包括：
第一电容，连接于所述第五N型晶体管的控制端和所述第二输出端之间；
第二电容，连接于所述第六P型晶体管的控制端和所述第二输出...

【专利技术属性】
技术研发人员：陈腾，李硕，孟维欣，郭钟旭，
申请(专利权)人：京东方科技集团股份有限公司，重庆京东方显示技术有限公司，
类型：发明
国别省市：北京;11