集成电路上电测试方法、装置、存储介质及电子设备制造方法及图纸

本公开涉及一种集成电路上电测试方法、集成电路上电测试装置、存储介质及电子设备。本公开实施例提供的集成电路上电测试方法包括：获取待测试集成电路的上电测试参数，并获取多种上电测试波形；利用所述上电测试参数为所述多种上电测试波形进行参数赋值以得到多种上电测试用例；使用所述多种上电测试用例对所述待测试集成电路进行上电测试。本公开实施例提供的集成电路上电测试方法可以形成多种上电测试用例，进而可以对集成电路的各种上电情形进行模拟。

Integrated circuit power on test method, device, storage medium and electronic equipment

【技术实现步骤摘要】
集成电路上电测试方法、装置、存储介质及电子设备
本公开涉及集成电路
，具体涉及一种集成电路上电测试方法、集成电路上电测试装置、存储介质及电子设备。
技术介绍
在集成电路的生产加工过程的不同阶段通常需要进行多次功能测试，以便在产品出厂前及时发现问题，提高集成电路产品的良品率。现有的集成电路测试仪器一般只能对指定功能进行测试，而集成电路在进行功能测试前的上电过程是由另外的上电设备进行控制的。一旦集成电路在上电过程出现问题，会对后续的功能测试产生影响，而由于测试语言的不同，后续功能测试的分析难以获知上电过程的故障原因。因此，如何对集成电路的上电过程以及后续的功能测试过程进行统一是目前亟待解决的问题。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本公开的目的在于提供一种集成电路上电测试方法、集成电路上电测试装置、计算机可读存储介质及电子设备，进而至少在一定程度上克服由于相关技术的限制而导致的功能测试仪器难以对上电过程故障进行测试分析的技术问题。根据本公开的一个方面，提供一种集成电路上电测试方法，其特殊之处在于，包括：包括：获取待测试集成电路的上电测试参数，并获取多种上电测试波形；利用所述上电测试参数为所述多种上电测试波形进行参数赋值以得到多种上电测试用例；使用所述多种上电测试用例对所述待测试集成电路进行上电测试。在本公开的一种示例性实施方式中，获取待测试集成电路的上电测试参数，包括：获取待测试集成电路的目标电压和上电时间。在本公开的一种示例性实施方式中，获取待测试集成电路的上电测试参数，还包括：获取待测试集成电路的电压阶跃数量。在本公开的一种示例性实施方式中，获取待测试集成电路的电压阶跃数量，包括：获取电压阶跃最大值和电压阶跃最小值；随机选取所述电压阶跃最大值与所述电压阶跃最小值之间的数值作为所述电压阶跃数量。在本公开的一种示例性实施方式中，利用所述上电测试参数为所述多种上电测试波形进行参数赋值以得到多种上电测试用例，包括：利用所述目标电压和所述电压阶跃数量计算得到单次电压阶跃高度；利用所述上电时间和所述电压阶跃数量计算得到单次电压阶跃时间；利用所述单次电压阶跃高度和所述单次电压阶跃时间为所述多种上电测试波形进行参数赋值以得到多种上电测试用例。在本公开的一种示例性实施方式中，获取多种上电测试波形，包括：获取多种初始波形以及多种噪声波形；利用所述初始波形和所述噪声波形叠加得到所述多种上电测试波形。在本公开的一种示例性实施方式中，所述初始波形和所述噪声波形均为阶跃电压波形。在本公开的一种示例性实施方式中，获取多种初始波形以及多种噪声波形，包括：从预设的测试波形库中随机选取多种初始波形和多种噪声波形。在本公开的一种示例性实施方式中，使用所述多种上电测试用例对所述待测试集成电路进行上电测试，包括：对所述多种上电测试用例进行有序排列以形成一测试序列；按照所述测试序列依次使用各个所述上电测试用例对所述待测试集成电路进行上电测试；若当前上电测试用例的测试结果为测试失败，则继续使用所述测试序列中的下一上电测试用例进行上电测试。在本公开的一种示例性实施方式中，使用所述多种上电测试用例对所述待测试集成电路进行上电测试，包括：对所述多种上电测试用例进行有序排列以形成一测试序列；按照所述测试序列依次使用各个所述上电测试用例对所述待测试集成电路进行上电测试；若当前上电测试用例的测试结果为测试失败，则停止对所述测试序列中的剩余上电测试用例进行上电测试。根据本公开的一个方面，提供一种集成电路上电测试装置，其特殊之处在于，包括：获取模块，被配置为获取待测试集成电路的上电测试参数，并获取多种上电测试波形；赋值模块，被配置为利用所述上电测试参数为所述多种上电测试波形进行参数赋值以得到多种上电测试用例；测试模块，被配置为依次使用所述多种上电测试用例对所述待测试集成电路进行上电测试。根据本公开的一个方面，提供一种计算机可读存储介质，其上存储有计算机程序，其特殊之处在于，所述计算机程序被处理器执行时实现以上任一所述的集成电路上电测试方法。根据本公开的一个方面，提供一种电子设备，其特殊之处在于，包括处理器和存储器；其中，存储器用于存储所述处理器的可执行指令，所述处理器被配置为经由执行所述可执行指令来执行以上任一所述的集成电路上电测试方法。在本公开示例性实施方式提供的集成电路上电测试方法中，通过将上电测试参数以及上电测试波形进行结合可以形成多种上电测试用例，进而可以对集成电路的各种上电情形进行模拟。另外，通过对各种上电测试用例进行固化形成可由功能测试仪器运行的程序代码，可以由单一的功能测试仪器对上电测试过程以及后续的功能测试过程进行统一控制，提高了测试结果的可解读性。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1示意性示出本公开示例性实施方式中集成电路上电测试方法的步骤流程图。图2为本公开示例性实施方式中上电测试波形的波形示意图。图3为本公开示例性实施方式中上电测试波形的阶跃电压拟合示意图。图4示意性示出本公开示例性实施方式中集成电路上电测试方法的部分步骤流程图。图5为本公开示例性实施方式中上电测试波形的叠加示意图。图6示意性示出本公开示例性实施方式中集成电路上电测试方法的部分步骤流程图。图7示意性示出本公开示例性实施方式中集成电路上电测试方法的部分步骤流程图。图8为本公开示例性实施方式中集成电路上电测试方法在一应用场景下的上电测试流程图。图9示意性示出本公开示例性实施方式中集成电路上电测试装置的组成框图。图10示意性示出本公开示例性实施方式中一种程序产品的示意图。图11示意性示出本公开示例性实施方式中一种电子设备的模块示意图。具体实施方式现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附本文档来自技高网...

【技术保护点】
1.一种集成电路上电测试方法，其特征在于，包括：/n获取待测试集成电路的上电测试参数，并获取多种上电测试波形；/n利用所述上电测试参数为所述多种上电测试波形进行参数赋值以得到多种上电测试用例；/n使用所述多种上电测试用例对所述待测试集成电路进行上电测试。/n

【技术特征摘要】
1.一种集成电路上电测试方法，其特征在于，包括：
获取待测试集成电路的上电测试参数，并获取多种上电测试波形；
利用所述上电测试参数为所述多种上电测试波形进行参数赋值以得到多种上电测试用例；
使用所述多种上电测试用例对所述待测试集成电路进行上电测试。


2.根据权利要求1所述的集成电路上电测试方法，其特征在于，获取待测试集成电路的上电测试参数，包括：
获取待测试集成电路的目标电压和上电时间。


3.根据权利要求2所述的集成电路上电测试方法，其特征在于，获取待测试集成电路的上电测试参数，还包括：
获取待测试集成电路的电压阶跃数量。


4.根据权利要求3所述的集成电路上电测试方法，其特征在于，获取待测试集成电路的电压阶跃数量，包括：
获取电压阶跃最大值和电压阶跃最小值；
随机选取所述电压阶跃最大值与所述电压阶跃最小值之间的数值作为所述电压阶跃数量。


5.根据权利要求3所述的集成电路上电测试方法，其特征在于，利用所述上电测试参数为所述多种上电测试波形进行参数赋值以得到多种上电测试用例，包括：
利用所述目标电压和所述电压阶跃数量计算得到单次电压阶跃高度；
利用所述上电时间和所述电压阶跃数量计算得到单次电压阶跃时间；
利用所述单次电压阶跃高度和所述单次电压阶跃时间为所述多种上电测试波形进行参数赋值以得到多种上电测试用例。


6.根据权利要求1所述的集成电路上电测试方法，其特征在于，获取多种上电测试波形，包括：
获取多种初始波形以及多种噪声波形；
利用所述初始波形和所述噪声波形叠加得到所述多种上电测试波形。


7.根据权利要求6所述的集成电路上电测试方法，其特征在于，所述初始波形和所述噪声波形均为阶跃电压波形。


8.根据权利要求6所述的集成电路上电测试方法，其特征在...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34