一种应用于SOI工艺集成电路芯片的静电保护装置制造方法及图纸

本发明专利技术提供了一种应用于SOI工艺集成电路芯片的静电保护装置，包括半导体衬底、埋氧层、P型阱区、P型体接触区、N型阱区、N型接触区和P型接触区，P型阱区、P型体接触区、N型阱区、N型接触区和P型接触区均位于所述埋氧层之上的硅膜区内，P型体接触区的一部分伸入所述N型阱区，P型体接触区伸入所述N型阱区部分与N型阱区和P型接触区构成侧边触发BJT，P型阱区、N型阱区、P型接触区和N型接触区构成的PNPN结构构成可控硅，侧边触发BJT作为可控硅的触发机构，解决了SOI工艺中利用可控硅或者类可控硅作为静电保护装置时开启电压不可控且电压过大的问题，达到调制SOI工艺中可控硅或者类可控硅开启电压的目的，大幅度降低SOI工艺中可控硅或类可控硅的开启电压。

An electrostatic protection device for SOI process IC chip

【技术实现步骤摘要】
一种应用于SOI工艺集成电路芯片的静电保护装置
本专利技术涉及一种半导体集成电路，尤其涉及一种应用于SOI工艺集成电路芯片的静电保护装置。
技术介绍
静电是一种客观的自然现象，接触、摩擦或者电器间感应都会产生静电，静电具有可长时间积聚、电压高、电流小和作用时间短等特点。静电常常造成电子电器产品运行不稳定，对电子电器产品造成损坏。SOI(Silicon-On-Insulator，绝缘衬底上的硅)是在顶层硅和背衬底之间引入了一层埋氧化层，从而在绝缘体上形成半导体薄膜。SOI材料具有体硅所无法比拟的优点，可以实现集成电路中元器件的介质隔离；彻底消除体硅CMOS电路的寄生闩锁效应；采用这种材料制成的集成电路还有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势。SOI工艺中可以利用可控硅或者类可控硅的单元结构作为静电保护装置，可控硅或者类可控硅具有良好的泄放电流能力，但是其开启电压不可控且电压非常大，往往超过了被保护单元的损伤电压，给被保护单元造成不可逆的损伤。专利
技术实现思路
本专本文档来自技高网...

【技术保护点】
1.一种应用于SOI工艺集成电路芯片的静电保护装置，包括半导体衬底(101)、埋氧层(102)、P型阱区(103)、P型体接触区(104)、N型阱区(105)、N型接触区(106)和P型接触区(107)，所述P型阱区(103)、P型体接触区(104)、N型阱区(105)、N型接触区(106)和P型接触区(107)均位于所述埋氧层(102)之上的硅膜区内，其特征在于，所述P型体接触区(104)的一部分伸入所述N型阱区(105)，所述P型体接触区(104)伸入所述N型阱区(105)部分与所述N型阱区(105)和所述P型接触区(107)构成侧边触发BJT，所述侧边触发BJT作为可控硅的触发机构。/n

【技术特征摘要】
1.一种应用于SOI工艺集成电路芯片的静电保护装置，包括半导体衬底(101)、埋氧层(102)、P型阱区(103)、P型体接触区(104)、N型阱区(105)、N型接触区(106)和P型接触区(107)，所述P型阱区(103)、P型体接触区(104)、N型阱区(105)、N型接触区(106)和P型接触区(107)均位于所述埋氧层(102)之上的硅膜区内，其特征在于，所述P型体接触区(104)的一部分伸入所述N型阱区(105)，所述P型体接触区(104)伸入所述N型阱区(105)部分与所述N型阱区(105)和所述P型接触区(107)构成侧边触发BJT，所述侧边触发BJT作为可控硅的触发机构。


2.根据权利要求1所述的一种应用于SOI工艺集成电路芯片的静电保护装置，其特征在于，所述P型阱区(103)、N型阱区(105)、P型接触区(107)和N型接触区(106)构成的PNPN结构构成可控硅，用以泄放电荷，所述侧边触发BJT作为所述可控硅的触发机构。


3.根据权利要求1所述的一种应用于SOI工艺集成电路芯片的静电保护装置，其特征在于，所述P型...

【专利技术属性】
技术研发人员：姜一波，毕卉，李大锦，施程，
申请(专利权)人：常州工学院，
类型：发明
国别省市：江苏;32