制造包含膏体层的半导体器件的方法以及半导体器件技术

制造包含膏体层的半导体器件的方法，包括：将衬底附在载体上，其中衬底包含多个半导体管芯；将膏体的层施加到衬底上；构造衬底切割区域以上的层和沿着切割区域切割衬底。

Method of manufacturing semiconductor device including paste layer and semiconductor device

【技术实现步骤摘要】
制造包含膏体层的半导体器件的方法以及半导体器件
本公开一般涉及包含膏体层的半导体器件的制造方法和半导体器件。
技术介绍
电子器件例如功率电子器件可包含半导体管芯或半导体芯片，半导体管芯或半导体芯片附在衬底的芯片焊盘上，例如DCB(直接键合铜)或引线框架上。用于将管芯附在焊盘上的连接技术的一个示例包含烧结，其中膏体层被布置于管芯和焊盘之间，并且施加压力和/或温度以制造无膏体层的烧结金属层。然而，这种包含烧结工艺的连接技术可成为影响制造电子器件总成本的主要因素。因此，有利的是，提出改进的制造方法来有助于提供可靠的烧结连接，同时减小制造成本。这些和其它问题由独立权利要求的保护主题解决。
技术实现思路
这里公开的各个方面属于制造包含膏体层的半导体器件的方法，其中该方法包含将衬底附在载体上(例如，辅助载体)，该衬底包含多个半导体管芯、将一层膏体施加在衬底上、构造衬底的切割区域以上的层和沿着切割区域切割衬底。这里公开的各个方面属于具有导电层的半导体器件，半导体器件包含半导体管芯，该管芯包含第一主面、相对的第二主面和将第一主面连接到第二主面的侧面、被布置在半导体管芯的第二主面上的导电材料层，其中导电材料覆盖半导体管芯的第二主面，以便从半导体管芯的侧面凹陷。附图说明附图阐述了示例且与说明书一起解释本公开的原理。随着通过参考下列的详细说明将变得更好理解，本公开的其它示例和很多预期优点将会更易于被领会。附图中的各要素互相之间并不一定是等比例绘制的。类似的参考标号指示相应的相似部分。r>图1示出了制造包含导电层的半导体器件的方法的第一示例，其中膏体层被施加于衬底和随后结构化；图2示出了制造包含导电层的半导体器件的方法的第二示例，其中在施加膏体层之前将掩模施加于衬底上；图3示出了制造包含导电层的半导体器件的方法的第三示例，其中膏体层被施加于衬底和随后结构化；图4示出了制造包含导电层的半导体器件的方法的第四示例，其中在施加膏体层之前将掩模施加于衬底上；图5示出了制造包含导电层的半导体器件的方法的第五示例，其中衬底被布置在刚性载体上以便处理；图6示出了包含导电层的半导体器件的示意性侧视图；图7示出了制造包含导电层的半导体器件的方法的流程图。具体实施方式在下文中示出了制造包含导电层的半导体器件的方法的示例。这些示例的共同点为，将膏体(例如，烧结膏体)的层施加到包含多个半导体芯片的衬底上(例如半导体晶圆)。然后单独的半导体管芯从衬底上被分离出来，且每一个都可以被布置在像DCB这样的管芯载体上，其中导电材料或膏体的层已经布置在半导体管芯上。然后半导体管芯可以通过烧结被附在管芯载体上。换言之，膏体可以以批处理方式施加到多个半导体管芯上，而该半导体管芯仍然是单个衬底的一部分(即膏体施加可被认为是“前端”制造的一部分，而非“后端”制造)。这些可产生如下的优点：第一，实现更大的生产量。当将膏体施加到例如晶圆的背面而不是之后单个管芯将要被安装到的衬底上时，在单一的印刷步骤中可为上百个管芯提供膏体储藏(pastedepot)。第二，与单个晶圆之间的差别相比，管芯焊盘材料相比于晶圆材料在厚度(多达100微米)和表面粗糙度(多达几十微米)上通常具有更大的容差，这导致了印刷的膏体层的非常大厚度变化(成品率损失)和由于印刷部件(网版/模版、刮版)的磨损所造成的高成本。此外，当处理几个衬底而不是一个晶圆时，由于在印刷设备内运输以及校准单个的部件需要时间，所以周期相当短。第三，膏体的消耗可以被降低。为了在印刷和管芯置位过程中处理材料和加工精度，当在类似于DCB或引线框架的衬底上进行印刷时，印刷出的膏体焊盘需要比管芯面积大。这将引起金属膏体消耗的增多，这在很大程度上可以通过在晶圆自身上印刷得到避免。第四，可以改进设备占用区的使用。印刷的膏体焊盘的尺寸可以远小于类似于DCB或引线框架的衬底的总尺寸(例如，50％)。因此，当在一给定数量的衬底上印刷时，有一半的可用的机器占用区未被使用。第五，可以实现更好的灵活性和/或复杂性的降低。当印刷到类似于DCB或引线框架的衬底上时，由于不同尺寸的管芯被布置在不同的模式中，所以对于每一个产品都需要定制模版/网版。当直接印刷在晶圆背面时，由于所有给定几何形状的晶圆都可以使用相同的模版/网版，所以管芯的位置和尺寸可以很容易地修改而不需要新的模版/网版。作为积极的副作用，可以减少大量的不同模版/网版的储存和物流成本。第六，可以实现更好的工艺稳定性。当从不同的制造商处购买衬底时，可湿性会不同，导致变化的印刷结果。这可以通过直接印刷在性质几乎不变的晶圆背面来避免。然而更重要的是，在给定的衬底上的印刷焊盘的布局(尺寸和位置)被模版/网版所需要的最小支撑面积限制。在靠近衬底绝缘结构的液态膏体的印刷对于质量是关键的，并且对于每个衬底的布局需要大量的工艺改进。后者可以通过直接印刷在晶圆背面来得到避免。图1A-1I示出了根据制造包含膏体层的半导体器件的方法的第一示例，在不同制造阶段中的多个半导体器件。图1A示出了附在第一载体20上的衬底10，以便衬底10的第一主面10_1背对于第一载体20，且第二主面10_2被附在第一载体20上。衬底10包含多个半导体管芯(未示出)。例如，半导体管芯可为MOSFET、IGBT或二极管。半导体管芯可具有(垂直的)晶体管结构。衬底10可以是半导体晶圆。在第一主面10_1和/或第二主面10_2上衬底10可包含一个或多个金属化层。第一主面10_1可以是多个半导体管芯的正面，例如可以包含发射极或源极端子以及栅极端子。第二主面10_2可以是多个半导体管芯的背面，并且可以包含背面金属化层。第二主面10_2可以包含集电极或漏极端子。根据另一示例，集电极或漏极端子和栅极端子被布置在衬底10的一个主面上，并且发射极或源极端子被布置在衬底10的相反的主面上。根据一个示例，衬底10可以包含加强结构12。加强结构12可以是支撑环，其中支撑环位置处的衬底10比衬底10的其余部分要厚。第一载体20可以为临时载体，且可以包含箔片或带22和框架24。该箔片可以为锯切箔片、转印箔片、释热箔片、紫外线箔片、研磨带等。根据一个示例，粘附材料(例如，胶)被布置在箔片的至少一个面上。第一载体20可以被配置用于机械地支撑衬底10。如图1B所示，加强结构12可以从衬底10中被移除。移除加强结构12可以包含利用机械、化学或烧蚀法来切断衬底10，例如，利用锯片或激光30或等离子刻蚀或化学刻蚀。如图1C所示，第二载体40可以被附在衬底10上，例如附在第一主面10_1上。第二载体40可以为刚性衬底，且例如可以含有或由陶瓷、玻璃、玻璃状材料或聚合物组成。第二载体40可以是透明的或至少是部分透明的。第二载体40可以被配置为相对于衬底10具有限定的对齐，且可以包含用于指示衬底10在第二载体40上对齐的标记。衬底10可以以可逆方式附在第二载体40上，例如以便载体40可以被再次移除。第二载体40可以被配置为机械地支撑衬底10，甚至在加强本文档来自技高网...

【技术保护点】
1.一种制造包含膏体层的半导体器件的方法，所述方法包括：/n将衬底附在载体上，所述衬底包含多个半导体管芯；/n将膏体的层施加到所述衬底；/n构造所述衬底的切割区域上方的所述层；和/n沿着所述切割区域切割所述衬底，并且所述方法还包括：/n预固化所述膏体，其中所述预固化包括施加电磁照射，例如微波或光学固化，特别地利用激光或高能闪光灯。/n

【技术特征摘要】
20181115 DE 102018128748.81.一种制造包含膏体层的半导体器件的方法，所述方法包括：
将衬底附在载体上，所述衬底包含多个半导体管芯；
将膏体的层施加到所述衬底；
构造所述衬底的切割区域上方的所述层；和
沿着所述切割区域切割所述衬底，并且所述方法还包括：
预固化所述膏体，其中所述预固化包括施加电磁照射，例如微波或光学固化，特别地利用激光或高能闪光灯。


2.根据权利要求1所述的方法，其中所述膏体包含导电材料。


3.根据权利要求2所述的方法，其中所述膏体是烧结膏体。


4.根据前述任一权利要求所述的方法，其中所述预固化此外还包括：
在25℃到250℃的范围内施加热量。


5.根据前述任一权利要求所述的方法，其中所述半导体管芯包含背面金属化层，且其中所述膏体被施加到所述背面金属化层上。


6.根据前述任一权利要求所述的方法，其中所述衬底包含加强结构，且其中所述方法还包含：
在施加所述膏体之前移除所述加强结构。


7.根据权利要求4到6之一所述的方法，其中所述构造包含在所述预固化之后，移除所述切割区域上方的所述膏体。


8.根据权利要求7所述的方法，其中所述膏体通过物理或化学方法被移除。


9.根据权利要求1到7之一所述的方法，还包括：
在施加所述膏体之前对所述切割区域上方的所述衬底进行掩模。


10.根据权利要求9所述的方法，其中利用光刻胶对所述衬底进行掩模。


11.根据权利要求1到6之一所述的方法，其中所述构...

【专利技术属性】
技术研发人员：F·J·桑托斯罗德里格斯，F·克雷斯，B·艾兴格，M·米希茨，F·奥托，F·蒂翁，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE