用于静电防护的晶体管结构及其制造方法技术

公开一种用于静电防护的晶体管结构及其制造方法，晶体管结构包括：衬底和形成于所述衬底上部的第一掺杂区；形成于所述衬底表面的多个场氧化层；形成于所述第一掺杂区中部的第二掺杂区，所述第一掺杂区与所述第二掺杂区的掺杂类型相反；形成于所述第一掺杂区上部的第一N型阱区、第一P型阱区、第二P型阱区和第二N型阱区；分别形成于所述第一N型阱区和所述第二N型阱区中的第一N+区域和第二N+区域；以及形成于所述第一掺杂区上部且位于所述第二掺杂区上方的P+区域，其中，所述第二掺杂区位于所述第一P型阱区和所述第二P型阱区之间，且分别与所述第一P型阱区和所述第二P型阱区连接。使得器件能保持良好的静电防护能力和很高的鲁棒性。

Transistor structure and manufacturing method for electrostatic protection

【技术实现步骤摘要】
用于静电防护的晶体管结构及其制造方法
本专利技术涉及半导体
，具体地，涉及一种用于静电防护的晶体管结构及其制造方法。
技术介绍
ESD(Electro-Staticdischarge，静电放电)是一种客观存在的自然现象，伴随着产品的整个周期。芯片的制造、封装、测试到应用阶段，其外部环境和内部结构都会积累一定的电荷，会随时受到静电的威胁。因此，在芯片设计中需要在各个引脚放置ESD防护器件，用于保护芯片断电及上电这两种状态。在实际设计中，芯片的各个引脚均需要做好ESD防护，随着芯片引脚的增多，ESD器件所占有的面积也会增多。因此，需要不断提高ESD防护器件的鲁棒性。最传统的I/O(输入/输出)引脚ESD器件为GGNMOS(Gate-GroundedNMOS，栅接地NMOS)，但它的鲁棒性不高。图1示出现有技术的用于静电防护的栅接地NMOS器件结构的截面示意图。如图1所示，GGNMOS器件包括衬底101和位于衬底101上部的P型阱区104，在P型阱区104中形成有第一P+区域132和第一N+区域131以及第二N+区域122，在衬底101表面形成有栅氧层113和场板107，场板107位于第一N+区域131和第二N+区域122之间。第一N+区域131连接阳极，第二N+区域122、第一P+区域132和场板107连接阴极。在该器件的阳极加正向电压时，经由阳极、第一N+区域131、P型阱区104和第二N+区域122至阴极形成电流通路，在反向工作时，经由阴极、第一P+区域132、P型阱区104、第一N+区域131和阳极形成电流通路。但其泄放ESD电流的能力一般，这样在引脚多的芯片中，需要浪费较大的面积去设计多个防护器件。
技术实现思路
鉴于上述问题，本专利技术的目的在于提供一种优化的用于静电防护的晶体管结构及其制造方法，通过在掺杂区中形成一个埋层作高压层，从而通过穿通电压来开启防护器件，提高泄放电流的能力。根据本专利技术的第一方面，提供一种用于静电防护的晶体管结构，包括：衬底和形成于所述衬底上部的第一掺杂区；形成于所述衬底表面的多个场氧化层；形成于所述第一掺杂区中部的第二掺杂区，所述第一掺杂区与所述第二掺杂区的掺杂类型相反；形成于所述第一掺杂区上部的第一N型阱区、第一P型阱区、第二P型阱区和第二N型阱区；分别形成于所述第一N型阱区和所述第二N型阱区中的第一N+区域和第二N+区域；以及形成于所述第一掺杂区上部且位于所述第二掺杂区上方的P+区域，其中，所述第二掺杂区位于所述第一P型阱区和所述第二P型阱区之间，且分别与所述第一P型阱区和所述第二P型阱区连接。可选地，分别由所述第一N+区域和所述第二N+区域引出所述晶体管结构的第一阴极和第二阴极；由所述P+区域引出所述晶体管结构的阳极。可选地，所述第一掺杂区为浅掺杂的N型区域，所述第二掺杂区为P型掺杂区域。可选地，所述晶体管结构在正向工作时，所述P+区域、位于所述第二掺杂区上方的所述第一掺杂区、所述第二掺杂区和位于所述第二掺杂区下方的所述第一掺杂区之间形成穿通电流。可选地，所述第一N型阱区与所述第一P型阱区相邻，所述第二N型阱区与所述第二P型阱区相邻。可选地，所述第一N+区域与所述P+区域之间形成有第一场氧化层，所述P+区域与所述第二N+区域之间形成有第二场氧化层。根据本专利技术的第二方面，提供一种用于静电防护的晶体管结构的制造方法，包括：形成衬底和位于所述衬底上部的第一掺杂区；在所述衬底表面形成多个场氧化层；形成位于所述第一掺杂区中部的第二掺杂区，所述第一掺杂区与所述第二掺杂区的掺杂类型相反；形成位于所述掺杂区上部的第一N型阱区、第一P型阱区、第二P型阱区和第二N型阱区；分别形成位于所述第一N型阱区和所述第二N型阱区中的第一N+区域和第二N+区域；以及形成位于所述第一掺杂区上部且位于所述第二掺杂区上方的P+区域，其中，所述第二掺杂区位于所述第一P型阱区和所述第二P型阱区之间，且分别与所述第一P型阱区和所述第二P型阱区连接。可选地，所述用于静电防护的晶体管结构的制造方法还包括：形成所述晶体管结构的第一阴极、第二阴极和阳极，其中，所述第一阴极和所述第二阴极分别与所述第一N+区域和所述第二N+区域连接；所述阳极与所述P+区域连接。可选地，所述第一掺杂区为浅掺杂的N型区域，所述第二掺杂区为P型掺杂区域。可选地，所述晶体管结构在正向工作时，所述P+区域、位于所述第二掺杂区上方的所述第一掺杂区、所述第二掺杂区和位于所述第二掺杂区下方的所述第一掺杂区之间形成穿通电流。可选地，所述第一N型阱区与所述第一P型阱区相邻，所述第二N型阱区与所述第二P型阱区相邻。本专利技术提供的用于静电防护的晶体管结构及其制造方法，在衬底上部形成第一掺杂区，在第一掺杂区中部又形成了掺杂类型相反的第二掺杂区，第二掺杂区为提高耐压的层，使得该晶体管在工作时，实现不同类型的掺杂区之间的电压穿通，以增强其泄放电流的能力，并且可以提升整个晶体管结构的静电防护能力，且工艺实现较为简单，易于操作。优选地，在阳极加正向电压时，从衬底表面垂直延伸至第一掺杂区和第二掺杂区，会发生电流穿通，从而提升正向工作时的电流泄放能力，提高鲁棒性。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：图1示出现有技术的用于静电防护的栅接地NMOS器件结构的截面示意图；图2示出根据本专利技术实施例的用于静电防护的晶体管结构的截面示意图；图3a-图3f示出根据本专利技术实施例的用于静电防护的晶体管结构的制造方法的各个阶段的截面示意图。具体实施方式以下将参照附图更详细地描述本专利技术的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上方，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。除非在下文中特别指出，半导体器件的各个层或者区域可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体，如GaAs、InP、GaN、SiC，以及IV族半导体，如Si、Ge。栅极导体、电极层可以由导电的各种材料形成，例如金属层、掺杂多晶硅层、或包括金属层和掺杂多本文档来自技高网...

【技术保护点】
1.一种用于静电防护的晶体管结构，其特征在于，包括：/n衬底和形成于所述衬底上部的第一掺杂区；/n形成于所述衬底表面的多个场氧化层；/n形成于所述第一掺杂区中部的第二掺杂区，所述第一掺杂区与所述第二掺杂区的掺杂类型相反；/n形成于所述第一掺杂区上部的第一N型阱区、第一P型阱区、第二P型阱区和第二N型阱区；/n分别形成于所述第一N型阱区和所述第二N型阱区中的第一N+区域和第二N+区域；以及/n形成于所述第一掺杂区上部且位于所述第二掺杂区上方的P+区域，/n其中，所述第二掺杂区位于所述第一P型阱区和所述第二P型阱区之间，且分别与所述第一P型阱区和所述第二P型阱区连接。/n

【技术特征摘要】
1.一种用于静电防护的晶体管结构，其特征在于，包括：
衬底和形成于所述衬底上部的第一掺杂区；
形成于所述衬底表面的多个场氧化层；
形成于所述第一掺杂区中部的第二掺杂区，所述第一掺杂区与所述第二掺杂区的掺杂类型相反；
形成于所述第一掺杂区上部的第一N型阱区、第一P型阱区、第二P型阱区和第二N型阱区；
分别形成于所述第一N型阱区和所述第二N型阱区中的第一N+区域和第二N+区域；以及
形成于所述第一掺杂区上部且位于所述第二掺杂区上方的P+区域，
其中，所述第二掺杂区位于所述第一P型阱区和所述第二P型阱区之间，且分别与所述第一P型阱区和所述第二P型阱区连接。


2.根据权利要求1所述的用于静电防护的晶体管结构，其特征在于，分别由所述第一N+区域和所述第二N+区域引出所述晶体管结构的第一阴极和第二阴极；由所述P+区域引出所述晶体管结构的阳极。


3.根据权利要求1所述的用于静电防护的晶体管结构，其特征在于，所述第一掺杂区为浅掺杂的N型区域，所述第二掺杂区为P型掺杂区域。


4.根据权利要求2所述的用于静电防护的晶体管结构，其特征在于，所述晶体管结构在正向工作时，所述P+区域、位于所述第二掺杂区上方的所述第一掺杂区、所述第二掺杂区和位于所述第二掺杂区下方的所述第一掺杂区之间形成穿通电流。


5.根据权利要求1所述的用于静电防护的晶体管结构，其特征在于，所述第一N型阱区与所述第一P型阱区相邻，所述第二N型阱区与所述第二P型阱区相邻。


6.根据权利要求1所述的用于静电防护的晶体管结构...

【专利技术属性】
技术研发人员：王炜槐，陆阳，
申请(专利权)人：杰华特微电子杭州有限公司，
类型：发明
国别省市：浙江;33