并行卷积编码方法及编码器技术

本发明专利技术公开了一种并行卷积编码方法及编码器，根据编码率，在同一时钟周期内接收K个待编码的输入比特，通过一逻辑运算器将接收到的K个输入比特与预先加载在编码寄存器中的6位寄存比特应用在一个异或数组中进行异或运算，以输出N位经过编码的输出比特，其中，K≥4，N为所需的码组长度；采用上述并行卷积编码方法，由于采用并行多位输入和输出，可大幅降低时钟频率，从而有效节约电能，特别是在编码所要求的约束长度和码组长度都比较大时，这种效果更为明显；另外，编码过程中，采用逻辑运算的方式直接创建打孔数据，不要求单独的打孔操作，从而最大程度地简化了硬件设计。

Parallel convolutional coding and encoder

【技术实现步骤摘要】
并行卷积编码方法及编码器
本专利技术涉及通信编码
，尤其涉及一种应用于无线通信设备中的并行卷积编码方法和并行卷积编码器。
技术介绍
编码器用于无线数字通信设备的发射端。在一个二进制分组码(N，K)当中，包含K个信息位，码组长度为N，每个码组的(N-K)个校验位仅与本码组的K个信息位有关，而与其它码组无关。为了达到一定的纠错能力和编码效率(＝K/N)，分组码的码组长度N通常都比较大。编译码时必须把整个信息码组存储起来，由此产生的延时随着N的增加而线性增加。为了减少这个延迟，人们提出了各种解决方案，其中卷积码就是一种较好的信道编码方式。这种编码方式同样是把K个信息比特编成N个比特，但K和N通常很小，特别适宜于以串行形式传输信息。如图2为一种常用的编码率为1/3的卷积编码器，在编码时，可利用编码的打孔和比特填充生成不同的码率，如1/2，5/8或3/4。然而，这种卷积编码器，随着K和N的增大，时钟频率会变得比较高，从而对电能的消耗比较大，而且由于需要打孔操作，编码效率也不是太理想。
技术实现思路
本专利技术的目的是为解决上述技术问题不足而提供一种时钟频率低而且不要求单独打孔操作的并行卷积编码方法。本专利技术的另一目的是提供一种时钟频率低而且不要求单独打孔操作的并行卷积编码器。为了实现上述目的，本专利技术公开了一种并行卷积编码方法，其包括：根据编码率，在同一时钟周期内接收K个待编码的输入比特，通过一逻辑运算器将接收到的K个输入比特与预先加载在编码寄存器中的6位寄存比特应用在一个异或数组中进行异或运算，以输出N位经过编码的输出比特，其中，K≥4，N为所需的码组长度，本次编码结束后，采用本次编码周期接收到的K个输入比特对所述编码寄存器进行更新。与现有技术相比，本专利技术并行卷积编码方法，每个时钟周期可同时对多个输入比特进行编码，而且编码过程采用逻辑运算的方式，即将K个输入比特与寄存在编码寄存器中的6位寄存比特进行异或运算，从而得出输出比特，由此可知，采用上述并行卷积编码方法，由于采用并行多位输入和输出，可大幅降低始终频率，从而有效节约电能，特别是在编码所要求的约束长度和码组长度都比较大时，这种效果更为明显；另外，编码过程中，采用逻辑运算的方式直接创建打孔数据，不要求单独的打孔操作，从而最大程度地简化了硬件设计。较佳地，所述编码率为1/2，每个时钟周期接收4个输入比特进行编码，并生成8位输出比特。较佳地，使用本次编码时钟周期所接收的输入比特对所述编码寄存器进行更新时，所述输入比特不足6位时，还可采用所述编码寄存器中的不同的数据位的寄存比特互相赋值更新。本专利技术还公开一种并行卷积编码器，其包括输入单元、编码计算单元和输出单元；所述输入单元用于控制每个时钟周期向所述编码计算单元输入K个待编码的输入比特，所述编码计算单元包括一编码寄存器和一逻辑运算器，所述编码寄存器用于在每个编码时钟周期开始前预先加载6位的寄存比特，所述逻辑运算器将接收到的K个输入比特与预先加载在所述编码寄存器中的6位寄存比特应用在一个异或数组中进行异或运算，以输出N位经过编码的输出比特给输出单元，其中，K≥4，N为所需的码组长度，所述输出单元用于接收并锁存所述编码计算单元的计算结果；每个编码时钟周期内，当编码工作结束后，采用本次编码周期接收到的K个输入比特对所述编码寄存器进行更新。较佳地，所述输入单元包括输入寄存器和输入控制器，所述输入寄存器用于存储待输入的输入比特，所述输入控制器用于控制每个编码时钟向所述编码计算单元输入的输入比特的个数。较佳地，所述编码率为1/2，每个时钟周期接收4个输入比特进行编码，并生成8位输出比特。较佳地，使用本次编码时钟周期所接收的输入比特对所述编码寄存器进行更新时，所述输入比特不足6位时，还可采用所述编码寄存器中的不同的数据位的寄存比特互相赋值更新。较佳地，所述输出单元包括输出寄存器，所述输出寄存器的位数取与多个所需编码率相对应的码组长度的最小公倍数。本专利技术还公开一种并行卷积编码器，其包括：一个或多个处理器；存储器；以及一个或多个程序，其中一个或多个程序被存储在所述存储器中，并且被配置成由所述一个或多个处理器执行，所述程序包括用于执行如上所述的并行卷积编码方法的指令。本专利技术还公开一种计算机可读存储介质，其包括测试用计算机程序，所述计算机程序可被处理器执行以完成如上所述的并行卷积编码方法。附图说明图1为本专利技术实施例并行卷积编码器的架构示意图。图2为常规卷积编码器的架构示意图。具体实施方式为详细说明本专利技术的
技术实现思路
、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。本专利技术公开了一种并行卷积编码器，如图1所示，其包括输入单元10、编码计算单元11和输出单元12。输入单元10用于控制每个时钟周期向编码计算单元11输入K个待编码的输入比特，编码计算单元11包括一编码寄存器110和一逻辑运算器111，编码寄存器110用于在每个编码时钟周期开始前预先加载6位的寄存比特，逻辑运算器111将接收到的K个输入比特与预先加载在编码寄存器110中的6位寄存比特应用在一个异或数组中进行异或运算，以输出N位经过编码的输出比特给输出单元12，K≥4，N为所需的码组长度，输出单元12用于接收并锁存编码计算单元11的计算结果；每个编码时钟周期内，当编码工作结束后，采用本次编码周期接收到的K个输入比特对编码寄存器110进行更新。采用上述并行卷积编码器进行编码的工作方法为：根据编码率，在同一时钟周期内接收K个待编码的输入比特，通过逻辑运算器111将接收到的K个输入比特与预先加载在编码寄存器110中的6位寄存比特应用在一个异或数组中进行异或运算，以输出N位经过编码的输出比特，本次编码结束后，采用本次编码周期接收到的K个输入比特对编码寄存器110进行更新。采用上述并行卷积编码器进行编码，每个时钟周期可同时对多个输入比特进行编码，而且编码过程采用逻辑运算的方式，即将K个输入比特与寄存在编码寄存器110中的6位寄存比特进行异或运算，从而得出输出比特，由此可知，采用上述并行卷积编码方法，由于采用并行多位输入和输出，可大幅降低始终频率，从而有效节约电能，特别是在编码所要求的约束长度和码组长度都比较大时，这种效果更为明显；另外，编码过程中，采用逻辑运算的方式直接创建打孔数据，不要求单独的打孔操作，从而最大程度地简化了硬件设计，其次，本实施例中的并行卷积编码器还把卷积编码器固有的纠错能力添加到要传输的数字比特序列中，使此序列具备纠错能力。较佳地，输入单元10包括输入寄存器100和输入控制器101，输入寄存器100用于存储待输入的输入比特，输入控制器101用于控制每个编码时钟向编码计算单元11输入的输入比特的个数。输出单元12包括有输出寄存器120。下面分别以四种码率的并行卷积编码器为例，具体说明上述并行卷积编码的编码原理。1、1/2码率并行卷积编码器输入寄存器100接收当前存储器或先前操作的M位字，然后本文档来自技高网...

【技术保护点】
1.一种并行卷积编码方法，其特征在于，根据编码率，在同一时钟周期内接收K个待编码的输入比特，通过一逻辑运算器将接收到的K个输入比特与预先加载在编码寄存器中的6位寄存比特应用在一个异或数组中进行异或运算，以输出N位经过编码的输出比特，其中，K≥4，N为所需的码组长度，本次编码结束后，采用本次编码周期接收到的K个输入比特对所述编码寄存器进行更新。/n

【技术特征摘要】
1.一种并行卷积编码方法，其特征在于，根据编码率，在同一时钟周期内接收K个待编码的输入比特，通过一逻辑运算器将接收到的K个输入比特与预先加载在编码寄存器中的6位寄存比特应用在一个异或数组中进行异或运算，以输出N位经过编码的输出比特，其中，K≥4，N为所需的码组长度，本次编码结束后，采用本次编码周期接收到的K个输入比特对所述编码寄存器进行更新。


2.根据权利要求1所述的并行卷积编码方法，其特征在于，所述编码率为1/2，每个时钟周期接收4个输入比特进行编码，并生成8位输出比特。


3.根据权利要求1所述的并行卷积编码方法，其特征在于，使用本次编码时钟周期所接收的输入比特对所述编码寄存器进行更新时，所述输入比特不足6位时，还可采用所述编码寄存器中的不同的数据位的寄存比特互相赋值更新。


4.一种并行卷积编码器，其特征在于，包括输入单元、编码计算单元和输出单元；所述输入单元用于控制每个时钟周期向所述编码计算单元输入K个待编码的输入比特，所述编码计算单元包括一编码寄存器和一逻辑运算器，所述编码寄存器用于在每个编码时钟周期开始前预先加载6位的寄存比特，所述逻辑运算器将接收到的K个输入比特与预先加载在所述编码寄存器中的6位寄存比特应用在一个异或数组中进行异或运算，以输出N位经过编码的输出比特给输出单元，其中，K≥4，N为所需的码组长度，所述输出单元用于接收并锁存所述编码计算单元的计算结果；每个编码时钟周期内，当编码工作结束后，采...

【专利技术属性】
技术研发人员：杨润丰，
申请(专利权)人：东莞职业技术学院，
类型：发明
国别省市：广东;44