单个芯片串联连接VCSEL阵列制造技术

用于能够实现单个芯片串联连接垂直腔面发射激光器(VCSEL)阵列的方法、器件和系统被描述。在一方面中，所述单个芯片包括在导电层上的一个或多个非导电区域，以产生多个电分离导电区域。每个电分离区域可以具有多个VCSEL元件，包括串联连接的阳极区域和阴极区域。所述芯片连接到具有金属化图案的热沉，所述热沉将导电层上的每个电分离区域串联连接。在一方面中，金属化图案将第一电分离区域的阳极区域连接到第二电分离区域的阴极区域。金属化图案还可包括切口，所述切口保持每个导电层区域上的阳极区域和阴极区域之间的电分离，并且与蚀刻区域对准。

VCSEL array connected in series with a single chip

【技术实现步骤摘要】
【国外来华专利技术】单个芯片串联连接VCSEL阵列相关申请的交叉引用本申请要求2017年7月25日提交的美国临时专利申请号62/536,918的优先权及其权益。
本公开涉及垂直腔面发射激光器(VCSEL)阵列以及与串联连接结构有关的器件、方法和系统。
技术介绍
垂直腔面发射激光器(VCSEL)用于多种通信技术，包括短波长多模光纤通信系统。VCSEL在极端温度和辐射环境下也是有效且健壮的，从而使其可用于诸如照明器和工业热处理等应用。单个VCSEL器件通常在几毫瓦的光输出功率下工作，特别是在设计用于10Gb/s或更高的数据速率时。更大的光输出功率可以通过在公共基板或多个基板上构建同时寻址的VCSEL阵列获得。然而，由于电流散布损耗和模态特性，VCSEL被限制为适中的孔径大小。为了将VCSEL缩放到更高的功率，通常的方法是在公共裸片上创建VCSEL阵列。阵列器件通常并联或串联连接组合，并且被设计用于低调制带宽。在并联布置中，在单个基板上的多个VCSEL通常共同地通过晶片连接，并且激光器与公共阴极连接并联电连接。这样的配置可以在例如美国专利7,949,024B2中找到，该美国专利描述了背向发射式VCSEL阵列的并联配置。然而，附加的大容量电容是VCSEL并联运行的限制因素，而且并联布置可能不是高电流脉冲驱动器电路的理想阻抗匹配。R.Carson，M.Warren，P.Dacha，T.Wilcox，J.Maynard，D.Abell，K.Otis和J.Lott，“Progressinhigh-powerhigh-speedVCSELarrays”，Proc.SPIE9766,Vertical-CavitySurface-EmittingLasersXX,97660B(2016年3月18日)，已经示出通过串联连接多个裸片可以获得更高的光功率。每个单体裸片具有并联连接的多个VCSEL，但是与该裸片以倒装芯片接合方式接合的热沉(sub-mount)可以与该裸片串联连接。相对于单个并联连接VCSEL阵列，已经示出串联连接VCSEL阵列可以在给定电流下极大增强输出光功率，特别是在低占空比脉冲电流源下工作时。这种高功率脉冲光源特别适用于诸如闪光LiDAR和近距离NIR照明的应用。在许多当前的串联连接配置中，每个VCSEL阵列包括一组布置在单个芯片或晶片上的并联VCSEL元件，以及由连接到芯片上的导电层的短路触点形成的公共阴极路径。多个芯片接合在一个公共热沉(sub-mount)上，并且布置为形成串联连接。在倒装芯片配置中，每个芯片的阳极都连接到在热沉上的公共电连接，并且在每个芯片上的公共阴极连接都连接到热沉上的下一个芯片的阳极连接。由于这样的配置在每个芯片上使用公共阴极布置，因此在公共热沉上“平铺”(tiling)多个芯片一直是实现串联连接配置的唯一方法。从设计灵活性的角度来看，“平铺”方法具有许多优点。然而，也存在许多其中使用单个芯片具有更明显优点的配置。例如，在使用分段的微透镜组的激光组件中，这些透镜之间的相对对准精度是至关重要的，从而使得平铺芯片之间的相对角度差成为问题。另一个例子是存在低值电流源的情况，该电流源可以受益于与串联连接相关联的额外光功率，但平铺多个裸片所需的额外半导体裸片面积会导致成本和封装问题。平铺还需要额外的有效面积(realestate)，并且多个芯片会导致成本增加和包装问题。因此，在某些情况下，这样的尺寸、成本和制造因素远甚于与串联连接相关联的额外光功率的优点。此外，由于匹配的性质更可能来自于安装在同一芯片上的VCSEL元件，所以当波长控制要求表明在串联连接中使用的VCSEL元件具有几乎相同的发射特性时，平铺可能不是优选的。
技术实现思路
描述了用于单个芯片串联连接垂直腔面发射激光器(VCSEL)阵列的方法、器件和系统。串联连接设计使来自给定电流源的峰值光功率比可以通过并联连接的单个阵列获得的峰值光功率更高。单个芯片可以包括半导体基板和导电层。导电层包括一个或多个非导电区域，所述一个或多个非导电区域通过蚀刻穿过导电层或通过离子注入形成，其在导电层上创建多个电分离区域。每个电分离区域可以具有多个VCSEL元件，包括串联连接的阳极区域和阴极区域。芯片还连接到具有金属化图案的热沉，这使得能够在导电层上的电分离区域之间进行串联连接。在一个实施例中，金属化图案将第一电分离区域的阴极区域连接到第二电分离区域的阳极区域。金属化图案还可以包括切口，所述切口保持在相同的电分离层区域上的阳极区域和阴极区域之间的电分离，并且与蚀刻的区域对准。在一些实施例中，芯片的半导体基板可以是半绝缘或绝缘材料。蚀刻区域可以包括具有劈裂或切割边缘的蚀刻图案，并且可以进一步是一维或二维的。热沉金属化图案还可以匹配导电层蚀刻区域上的一个或多个蚀刻图案。芯片和热沉也可以通过倒装芯片接合或类似方法连接。在另一方面，每个电分离区域的阴极区域被定位在同一电分离区域中的阳极区域周围。此外，每个阴极区域包括多个短路触点。VCSEL元件可以电连接到外部驱动器电路。附图说明提供附图是为了图示说明本文中描述的示例实施例，而不是意在限制本公开的范围。图1是图示说明根据实施例的倒装芯片接合的串联连接VCSEL的简化截面图，所述串联连接VCSEL与提供电流返回路径的短路VCSEL结构配对，从而阳极触点和阴极触点在芯片的同一侧；图2是根据实施例的两个串联连接的VCSEL阵列的简化截面图，进一步图示说明了短路台面器件、散热器、接合层和其他特征；其中电分离区域通过沟槽分离或离子注入区域形成。图3是两个串联连接的VCSEL阵列的替代实施例，其中电分离区域通过穿过基板的离子注入和沟槽分离的方法形成。图4是两个串联连接的VCSEL阵列的替代实施例，其中电分离区域通过蚀刻穿过导电层并且去除半导体基板材料并用绝缘支撑基板替代形成。图5是在单个芯片或裸片上串联连接的三个VCSEL阵列的示例性布局的顶视图。图6图示了图5的单个芯片串联连接阵列连接到具有示例性金属化图案的热沉。图7是在单个芯片或裸片上串联连接的四个VCSEL阵列的示例性布局的顶视图。图8图示了图7的单个芯片串联连接阵列连接到具有示例性金属化图案的热沉。具体实施方式本文中描述了用于在单个芯片上实现垂直腔面发射激光器(VCSEL)阵列的多个串联连接的器件、系统和方法。相对于单个并联连接VCSEL阵列，串联连接VCSEL阵列极大地增强了来自于给定连续(CW)或脉冲电流源的输出光功率。当使用低占空比脉冲电流源工作时，增强的峰值光功率特别明显。这种高功率脉冲光源对于包括闪光LiDAR或近红外照明的各种应用特别有用。在单个芯片上具有各种尺寸和配置的串联连接激光器阵列区域的能力可允许对驱动电路、激光器配置和输出微光学器件进行最佳匹配以最大化每个区域的输出。此外，VCSEL阵列设计的灵活性和多样性使剪裁(tailoring)整体光束输出成为可能。由于实施例不限于热沉上的特定“平铺”或其他布置，因此本文档来自技高网...

【技术保护点】
1.串联连接垂直腔面发射激光器(VCSEL)阵列，包括：/n裸片，包括：/n半导体基板和导电阴极层，所述导电阴极层包括形成多个电分离导电区域的一个或多个非导电区域；以及/n在每个电分离导电区域上的多个VCSEL元件，所述多个VCSEL元件包括与阴极区域串联连接的阳极区域；以及/n热沉，所述热沉包括金属化图案，所述金属化图案被配置为将第一电分离导电区域上的阳极区域连接到第二电分离导电区域上的阴极区域，以保持所述导电阴极层上的电分离导电区域之间的电分离，以及将所述导电阴极层上的每个电分离导电区域上的阳极区域与阴极区域电分离。/n

【技术特征摘要】
【国外来华专利技术】20170725 US 62/536,9181.串联连接垂直腔面发射激光器(VCSEL)阵列，包括：
裸片，包括：
半导体基板和导电阴极层，所述导电阴极层包括形成多个电分离导电区域的一个或多个非导电区域；以及
在每个电分离导电区域上的多个VCSEL元件，所述多个VCSEL元件包括与阴极区域串联连接的阳极区域；以及
热沉，所述热沉包括金属化图案，所述金属化图案被配置为将第一电分离导电区域上的阳极区域连接到第二电分离导电区域上的阴极区域，以保持所述导电阴极层上的电分离导电区域之间的电分离，以及将所述导电阴极层上的每个电分离导电区域上的阳极区域与阴极区域电分离。


2.根据权利要求1所述的VCSEL阵列，其中所述半导体基板至少是半绝缘材料。


3.根据权利要求1所述的VCSEL阵列，其中所述一个或多个非导电区域是通过在所述导电层上进行蚀刻和离子注入中的一种或多种而形成的。


4.根据权利要求1所述的VCSEL阵列，其中所述一个或多个非导电区域包括具有劈裂或切割边缘的一维或二维蚀刻图案。


5.根据权利要求4所述的VCSEL阵列，其中所述金属化图案匹配所述一维或二维蚀刻图案。


6.根据权利要求1所述的VCSEL阵列，其中用于所述阳极区域和所述阴极区域的触点被形成在所述裸片的同一侧上，以便于通过单个倒装芯片接合步骤进行所有的电连接。


7.根据权利要求1所述的VCSEL阵列，其中所述热沉和所述裸片通过倒装芯片接合连接。


8.根据权利要求1所述的VCSEL阵列，其中第一导电区域中的每个导电阴极区域的阴极区域被定位在所述第一导电区域中的阳极区域周围。


9.根据权利要求1所述的VCSEL阵列，其中所述多个VCSEL中的单体VCSEL或所述多个VCSEL中的VCSEL组可电连接到外部驱动器电路，包括通过直接接合到驱动器集成电路基板来实现所述电连接。


10.根据权利要求1所述的VCSEL阵列，其中每个阳极区域和每个阴极区域包括多个短路触点。


11.根据权利要求1所述的VCSEL阵列，其中所述热沉是印刷线路板或图案化电路。


12.根据权利要求1所述的VCSEL阵列，其中所述热沉是为所述裸片提供电力、温度控制或其他电子功能的有源集成电路。


13.一种用于制造串联连接垂直腔面发射激光器(VCSEL)阵列的方法，包括：
形成裸片，包括：
在半导体基板上形成包括一个或多个非导电区域的导电阴极层，所述一个或多个非导电区域形成多个电分离导电区域；以及
在每个电分离导电区域内形成多个VCSEL元件，所述多个VCSEL元件包括阳极区域和阴极区域；以及
形成热沉，所述热沉包括金属化图案，所述金属化图案被配置为将第一电分离导电区域上的阳极区域连接到第二电分离导电区域的阴极区域，以保持所述导电阴极层上的电分离导电区域之间的电分离，以及将所述导电阴极层上的每个电分离导电区域内的阳极区域与阴极区域电分离。


14.根据权利要求13所述的方法，其中所述半导体基板至少是半绝缘材料。


15.根据权利要求13所述的方法，其中所述一个或多个非导电区域是通过在所述导电阴极层上进行离子注入或在所述导电阴极层上蚀刻具有劈裂或切割边缘的一维或二维图案而形成的。


16.根据权利要求15所述的方法，其中所述金属化图案匹配所述导电阴极层上的一个或多个蚀刻图案。


17.根据权利要求13所述的方法，还包括在所述裸片的同一侧上形成用于所述阳极区域和所述阴极区域的触点，以便于通过单个倒装芯片接合步骤进行所有的电连接。


18.根据权利要求13所述的方法，还包括将所述热沉以倒装芯片接合的方式接合到所述半导体基板。...

【专利技术属性】
技术研发人员：理查德·F·卡森，奈因怡·李，米尔·E·沃伦，
申请(专利权)人：三流明公司，
类型：发明
国别省市：美国;US