【技术实现步骤摘要】
【国外来华专利技术】在平台区中具有加厚字线的三维存储器器件及其制造方法相关申请本申请要求2017年11月15日提交的美国非临时专利申请序列号15/813,579和15/813,625的优先权权益，并且这些申请的全部内容以引用方式并入本文。
本公开整体涉及半导体器件领域，并且具体地讲，涉及在平台区中采用加厚字线的三维存储器器件及其制造方法。
技术介绍
每个单元具有一个位的三维竖直NAND串在T.Endoh等人的标题为《具有堆叠环绕栅晶体管(S-SGT)结构化单元的新型超高密度存储器》(“NovelUltraHighDensityMemoryWithAStacked-SurroundingGateTransistor(S-SGT)StructuredCell”)，IEDMProc.(2001)33-36的文章中公开。
技术实现思路
根据本公开的一个方面，三维存储器器件包括：绝缘层和导电层的交替堆叠体，该绝缘层和导电层的交替堆叠体位于衬底上方，其中导电层中的每个在存储器阵列区中具有相应第一厚度并在阶梯式平台区中具有...
【技术保护点】
1.一种三维存储器器件，包括：/n绝缘层和导电层的交替堆叠体，所述绝缘层和所述导电层的所述交替堆叠体位于衬底上方，其中所述导电层中的每个导电层在存储器阵列区中具有相应第一厚度并在阶梯式平台区中具有大于所述相应第一厚度的相应第二厚度；/n存储器堆叠结构，所述存储器堆叠结构位于所述存储器阵列区中并竖直地延伸穿过所述交替堆叠体，其中所述存储器堆叠结构中的每个存储器堆叠结构包括存储器膜和竖直半导体沟道；和/n接触通孔结构，所述接触通孔结构位于所述平台区中并接触所述导电层中的相应一个导电层。/n
【技术特征摘要】
【国外来华专利技术】20171115 US 15/813,579;20171115 US 15/813,6251.一种三维存储器器件，包括：
绝缘层和导电层的交替堆叠体，所述绝缘层和所述导电层的所述交替堆叠体位于衬底上方，其中所述导电层中的每个导电层在存储器阵列区中具有相应第一厚度并在阶梯式平台区中具有大于所述相应第一厚度的相应第二厚度；
存储器堆叠结构，所述存储器堆叠结构位于所述存储器阵列区中并竖直地延伸穿过所述交替堆叠体，其中所述存储器堆叠结构中的每个存储器堆叠结构包括存储器膜和竖直半导体沟道；和
接触通孔结构，所述接触通孔结构位于所述平台区中并接触所述导电层中的相应一个导电层。
2.根据权利要求1所述的三维存储器器件，其中：
所述导电层中的每个导电层包括位于所述平台区中的接触部分；并且
所述接触通孔结构中的每个接触通孔结构接触所述导电层中的相应一个导电层的所述接触部分。
3.根据权利要求2所述的三维存储器器件，其中：
所述导电层中的每个导电层在所述平台区中具有位于所述接触部分与所述存储器阵列区之间的所述相应第一厚度；并且
所述导电层中的每个导电层在所述接触部分中具有所述相应第二厚度。
4.根据权利要求3所述的三维存储器器件，其中：
除了所述导电层中的最顶一个导电层之外的所述导电层中的每个导电层在所述平台区的在平面图中与至少一个上面导电层具有面积重叠的部分中具有所述相应第一厚度；并且
除了所述导电层中的所述最顶一个导电层之外的所述导电层的所述接触部分中的每个接触部分在所述平面图中与任何上面导电层不具有面积重叠。
5.根据权利要求2所述的三维存储器器件，其中所述导电层中的每个导电层在所述接触部分中和所述存储器阵列区中基本上由一种或多种相同的金属材料组成。
6.根据权利要求2所述的三维存储器器件，其中所述导电层中的每个导电层包括位于所述接触部分中和所述存储器阵列区中的具有所述相应第一厚度的第一金属材料。
7.根据权利要求6所述的三维存储器器件，其中所述导电层中的每个导电层还包括位于所述接触部分中的每个接触部分中的在所述第一金属材料上方的第二金属材料，并且其中在所述存储器阵列区中不存在所述第二金属材料。
8.根据权利要求7所述的三维存储器器件，其中所述第一金属材料包括钨，并且所述第二金属材料包括钌。
9.根据权利要求1所述的三维存储器器件，还包括：
后向阶梯式电介质材料部分，所述后向阶梯式电介质材料部分位于所述平台区中并覆盖所述交替堆叠体并且包括接触所述导电层的表面的阶梯式底表面；和
电介质间隔物，所述电介质间隔物位于所述绝缘层中的相应一个绝缘层的侧壁上，所述电介质间隔物向上延伸到所述导电层中覆盖所述绝缘层中的所述相应一个绝缘层的一个导电层的层级，并且接触所述后向阶梯式电介质材料部分，其中所述绝缘层由所述电介质间隔物与所述后向阶梯式电介质材料部分横向地间隔。
10.根据权利要求9所述的三维存储器器件，其中所述导电层中的每个导电层包括横向地延伸的部分，所述横向地延伸的部分邻接所述接触部分并具有比所述相应第一厚度小的厚度并且覆盖所述电介质间隔物中的相应一个电介质间隔物。
11.根据权利要求1所述的三维存储器器件，其中所述导电层中的每个导电层包括接触所述绝缘层中的下面一个绝缘层的侧壁的外围部分。
12.根据权利要求1所述的三维存储器器件，其中所述导电层中的每个导电层包括：
第一金属材料部分，所述第一金属材料部分具有所述相应第一厚度；和
第二金属材料部分，所述第二金属材料部分位于所述接触部分内部，其中所述导电层中的每个导电层的所述相应第二厚度和所述相应第一厚度之间的差值等于所述第二金属材料部分的水平部分的厚度。
13.根据权利要求1所述的三维存储器器件，其中：
所述三维存储器器件包括单体三维NAND存储器器件；
所述接触通孔结构包括字线接触通孔结构；
所述导电层包括所述三维存储器器件的字线；并且
所述接触通孔结构将每个字线电连接到位于所述交替堆叠体下方的驱动器电路的相应外围器件。
14.一种形成三维存储器器件的方法，包括：
在衬底上方形成绝缘层和牺牲材料层的交替堆叠体，其中所述交替堆叠体包括存储器阵列区和平台区，在所述存储器阵列区中，存在所述牺牲材料层中的每个牺牲材料层，在所述平台区中，所述牺牲材料层具有随距所述衬底的竖直距离而减小的相应横向范围；
采用选择性沉积工艺在所述平台区中的所述牺牲材料层的物理地暴露的表面上形成自对准材料部分，在所述选择性沉积工艺中，材料从所述牺牲材料层的所述物理地暴露的表面选择性地生长；
在所述存储器阵列区中通过所述交替堆叠体形成存储器堆叠结构，其中所述存储器堆叠结构中的每个存储器堆叠结构包括存储器膜和竖直半导体沟道；
用导电材料层来至少替换所述牺牲材料层；以及
形成接触通孔结构，所述接触通孔结构接触所述导电材料层中的相应一个导电材料层。
15.根据权利要求14所述的方法，其中：
所述自对准材料部分包括牺牲材料部分；并且
所述方法还包括用所述导电材料层的部分来替换所述牺牲材料部分。
16.根据权利要求15所述的方法，其中：
所述牺牲材料层包括氮化硅；
所述绝缘层包括氧化硅；并且
所述选择性沉积工艺采用在所述氮化硅表面和所述氧化硅表面之间的针对氮化硅的温育时间差值在所述牺牲材料层的氮化硅表面沉积自对准氮化硅部分，而无需在所述绝缘层的氧化硅表面生长氮化硅。
17.根据权利要求14所述的方法，其中：
所述自对准材料部分包括金属材料部分；并且
所述导电材料层形成在所述金属材料部分的表面上。
18.根据权利要求17所述的方法，其中所述金属材料部分包括钌。
19.根据权利要求14所述的方法，还包括：
在形成所述自对准材料部分之前，在所述平台区中的绝缘层和上面牺牲材料层的竖直相邻对的侧壁上形成电介质间隔物；以及
在形成所述自对准材料部分之后，在所述平台区中的所述交替堆叠体和所述电介质间隔物上方形成后向阶梯式电介质材料部分。
20.根据权利要求19所述的方法，其中：
所述自对准材料部分选择性地沉积在所述平台区中的所述牺牲材料层的顶表面的暴露部分上，而不沉积在所述电介质间隔物的侧壁上；
所述后向阶梯式电介质材料部分形成在所述电介质间隔物的侧壁上；并且
所述绝缘层和所述牺牲材料层中的每个由所述电介质间隔物中的相应一个电介质间隔物与所述后向阶梯式电介质材料部分横向地间隔。
21.根据权利要求14所述的方法，其中所述自对准材料部分从所述牺牲材料部分中的每个牺牲材料部分的顶表面和侧壁表面生长。
22.一种三维存储器器件，包括：
绝缘层和导电层的交替堆叠体，所述绝缘层和所述导电层的所述交替堆叠体包括位于衬底上方的掺杂半导体材料，其中...
【专利技术属性】
技术研发人员：SK卡纳卡梅达拉，Y菅野，RS马卡拉，张艳丽，J刘，M乔杜里，李耀升，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。