一种沟槽保护圈结构及其形成方法技术

一种沟槽保护圈结构及其形成方法，形成方法包括：提供一基底，基底具有多个芯片区域，在相邻芯片区域间设置保护圈区域；在保护圈区域内形成沟槽，在沟槽内形成字线结构，字线结构上表面不高于基底上表面；在基底上层叠状设置多个金属互连层，相邻的金属互连层之间设置金属间介电层，于金属间介电层内形成多个第一连接件连接相邻的金属互连层，最底层的金属互连层与基底间设置层间介电层，于层间介电层中设置多个第二连接件，多个第二连接件中的至少一个使最底层的金属互连层与字线结构连接，从而形成沟槽保护圈结构。本发明专利技术的方法形成的沟槽保护圈结构能够减少字线通道的泄露路径，同时能够避免浮动节点电位浮动。

Structure and forming method of groove protection ring

【技术实现步骤摘要】
一种沟槽保护圈结构及其形成方法
本专利技术涉及半导体存储器制造工艺。特别涉及内存组件装置构造及流程。
技术介绍
主芯片保护圈是晶元封装和划片的一道重要保护屏障。芯片保护圈可阻挡外界湿气和应力对晶元造成的损伤，以实现良好的产品可靠性。传统的保护圈由简单硅衬底和其上金属互连层及通道形成，类似于“墙”的结构。然而现有技术的芯片保护圈存在电泄露路径和节点的电位浮动等问题，需要更好的解决方案。
技术实现思路
本专利技术提供一种沟槽保护圈结构及其形成方法，能够减少保护圈结构的电泄露，同时也避免节点的电位浮动。本专利技术提供一种沟槽保护圈结构的形成方法，包括：提供一基底，基底具有多个芯片区域，在相邻芯片区域间设置保护圈区域。在保护圈区域内形成沟槽，在沟槽内形成字线结构，字线结构上表面不高于基底上表面。在基底上层叠状设置多个金属互连层，相邻的金属互连层之间设置金属间介电层，于金属间介电层内形成第一连接件连接相邻的金属互连层，最底层的金属互连层与基底间设置层间介电层，于层间介电层中设置第二连接件，使最底层的金属互连层与字线结构连接，从而形成沟槽保护圈结构。在本专利技术的一些实施例中，保护圈区域中的沟槽内的字线结构电位接地。在本专利技术的一些实施例中，沟槽保护圈结构中包含多个沟槽以及多个字线结构，沟槽的数量与字线结构的数量相同，且字线以及沟槽的数量为2或2的倍数。在本专利技术的一些实施例中，最底层的金属互连层与多个字线结构中的至少一个通过第二连接件相连接。在本专利技术的一些实施例中，在保护圈区域内形成沟槽保护圈结构中各个部件的同时，在芯片区域内也形成对应相同或相似的部件，部件包括沟槽、字线结构、层间介电层、第二连接件、金属互连层、金属间介电层以及第一连接件。在本专利技术的一些实施例中，保护圈区域内的金属互连层、第一连接件、第二连接件以及字线结构与芯片区域内对应的相同或相似的部件互不相连。本专利技术还提供一种沟槽保护圈结构，包括：基底、沟槽、字线结构、多个金属互连层，金属间介电层以及层间介电层。基底具有若干芯片区域以及位于相邻芯片区域间的保护圈区域。沟槽位于保护圈区域中。字线结构位于沟槽中。多个金属互连层位于基底上，呈层叠状设置。金属间介电层位于相邻金属互连层之间，其中金属间介电层中具有第一连接件，第一连接件连接上下相邻的金属互连层。层间介电层位于最底层的金属互连层与基底之间，其中层间介电层中具有第二连接件，第二连接件连接最底层金属互连层和字线结构。在本专利技术的一些实施例中，保护圈区域中的沟槽内的字线结构电位接地。在本专利技术的一些实施例中，沟槽保护圈结构中包含多个沟槽以及多个字线结构，沟槽的数量与字线结构的数量相同，字线以及沟槽的数量为2或2的倍数。在本专利技术的一些实施例中，最底层的金属互连层与多个字线结构中的至少一个通过第二连接件相连接。在本专利技术的一些实施例中，芯片区域包含与沟槽保护圈区域中对应相同或相似的各个部件，部件包括沟槽、字线结构、层间介电层、第二连接件、金属互连层、金属间介电层以及第一连接件。在本专利技术的一些实施例中，保护圈区域内的金属互连层、第一连接件、第二连接件以及字线结构与芯片区域内对应的相同或相似的部件互不相连。本专利技术的有益效果在于，通过在保护圈区域内的基底中设置两个字线结构，字线结构电位接地以减少保护圈结构的电泄露路径。同时将多个字线结构其中的至少一个通过连接件连接到金属互连层，能够避免节点电位浮动。附图说明图1是现有技术的包含沟槽保护圈结构的基底剖视示意图；图2是本专利技术的包含沟槽保护圈结构的基底剖视示意图。图3是本专利技术的基底的俯视示意图。具体实施方式以下是通过特定的具体实例来说明本专利技术所公开有关“沟槽保护圈结构”及“沟槽保护圈结构的形成方法”的实施方式，本领域技术人员可由本说明书所公开的内容了解本专利技术的优点与效果。本专利技术可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本专利技术的构思下进行各种修改与变更。以下的实施方式将进一步详细说明本专利技术的相关
技术实现思路
，但所公开的内容并非用以限制本专利技术的保护范围。参见图1和图2以及图3。图1是现有技术的包含沟槽保护圈结构的基底剖视示意图；图2是本专利技术的包含沟槽保护圈结构的基底剖视示意图；图3是本专利技术的基底的俯视示意图。本专利技术提供一种沟槽保护圈结构的形成方法：首先提供一基底W，基底W具有多个芯片区域C。举例而言，参考图2以及图3，如图2所示的包含沟槽保护圈结构的基底剖视示意图，该图为一个芯片区域C的边界部分的剖视图。在这一部分中，设置有保护圈区域P。根据图3所示，每一芯片区域C的外围均具有一保护圈区域P。换言之，相邻的芯片区域之间设置有保护圈区域P。这一部分的基底为硅基底，也可以使用氮化镓、碳化硅、锗硅等半导体材料。在基底上进行离子注入掺杂Ⅲ族元素离子(例如硼离子)形成P型阱区或掺杂Ⅴ族元素离子(例如砷离子)形成N型阱区；在P型阱区中掺杂Ⅴ族元素离子(例如砷离子)形成N+区域或在N型阱区中掺杂Ⅲ族元素离子(例如硼离子)形成P+区域。P型阱区边缘、N型阱区边缘设置有浅沟道隔离(STI，ShallowTrenchIsolation)；在保护圈区域下的P型阱区区域内形成多个沟槽，沟槽自身形成沟槽圈。在多个沟槽内分别形成字线结构(WL，WordLine)，字线结构电位接地，且字线结构上表面不高于基底的上表面。沟槽的数量与字线结构的数量相同。即，每一沟槽内均形成一个字线结构字线电位接地，以终结保护圈结构的电泄露路径。其中，字线结构填充材料可以采用钨、钛或氮化钛等金属材料。基底上保护圈区域上方设置多个金属互连层，这里以四层金属互连层为例分别为M0、M1、M2、M3。其中最底层的金属互连层M0与基底之间设置层间介电层，层间介电层中设置一个或多个沟槽通道，沟槽通道内填充形成第二连接件使金属互连层M0与字线结构WL连接。若有多个第二连接件，则其中的至少一个第二连接件与至少一个字线结构连接，其他第二连接件可以与基底上的N+区域或P+区域连接。金属互连层之间设置金属间介电层，金属间介电层内形成沟槽通道，沟槽通道内填充形成第一连接件VIA0、VIA1、VIA2，连接相邻的金属互连层。例如，如图2所示的，M0和M1之间形成VIA0、M1和M2之间形成VIA1、M2和M3之间形成VIA2……以此类推。与上述类似的，金属间介电层内的沟槽通道数量也可以是一个，也可以是多个。这些第一连接件在纵向上形成类似“墙”的结构，与字线结构一同构建成沟槽保护圈结构。在本实施例中，金属互连层、第一连接件、第二连接件的材料可以采用铜、铝或钨等金属材料；金属间介电层、层间介电层的材料可以采用二氧化硅、氮化硅等绝缘介电材料。具体到本实施例中，金属互连层为四层。在其他一些实施例中，金属互连层可以为更少或更多，相应的，金属间介电层也相应的减少或增多。例如，金属互联层可以为2层，相应的金属间介电层则为1层。本领域技术人员可以根据实际需要选择。在本实施例中，沟槽的数量本文档来自技高网...

【技术保护点】
1.一种沟槽保护圈结构的形成方法，包括：/n提供一基底，所述基底具有多个芯片区域，在相邻所述芯片区域间设置保护圈区域；/n在所述保护圈区域内形成沟槽，在所述沟槽内形成字线结构，所述字线结构上表面不高于基底上表面；/n在所述基底上层叠状设置多个金属互连层，相邻的所述金属互连层之间设置金属间介电层，于所述金属间介电层内形成第一连接件连接相邻的所述金属互连层，最底层的所述金属互连层与所述基底间设置层间介电层，于所述层间介电层中设置第二连接件，使最底层的所述金属互连层与所述字线结构连接，从而形成沟槽保护圈结构。/n

【技术特征摘要】
1.一种沟槽保护圈结构的形成方法，包括：
提供一基底，所述基底具有多个芯片区域，在相邻所述芯片区域间设置保护圈区域；
在所述保护圈区域内形成沟槽，在所述沟槽内形成字线结构，所述字线结构上表面不高于基底上表面；
在所述基底上层叠状设置多个金属互连层，相邻的所述金属互连层之间设置金属间介电层，于所述金属间介电层内形成第一连接件连接相邻的所述金属互连层，最底层的所述金属互连层与所述基底间设置层间介电层，于所述层间介电层中设置第二连接件，使最底层的所述金属互连层与所述字线结构连接，从而形成沟槽保护圈结构。


2.如权利要求1所述的沟槽保护圈结构的形成方法，其中，所述保护圈区域中的所述沟槽内的所述字线结构电位接地。


3.如权利要求1所述的沟槽保护圈结构的形成方法，其中，所述沟槽保护圈结构中包含多个所述沟槽以及多个所述字线结构，所述沟槽的数量与所述字线结构的数量相同，且所述字线以及所述沟槽的数量为2或2的倍数。


4.如权利要求3所述的沟槽保护圈结构的形成方法，其中，最底层的所述金属互连层与多个字线结构中的至少一个通过所述第二连接件相连接。


5.如权利要求1所述的沟槽保护圈结构的形成方法，其中，在所述保护圈区域内形成所述沟槽保护圈结构中各个部件的同时，在芯片区域内也形成对应相同或相似的所述部件，所述部件包括所述沟槽、所述字线结构、所述层间介电层、所述第二连接件、所述金属互连层、所述金属间介电层以及所述第一连接件。


6.如权利要求5所述的沟槽保护圈结构的形成方法，其中，所述保护圈区域内的所述金属互连层、所述第一连接件、所述第二连接件以及所述字线结构与所述芯片区域内对...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34