【技术实现步骤摘要】
一种面向存储器特征的增强型校验纠错装置
本专利技术涉及存储器数据校验纠错
，特别是涉及一种面向存储器特征的增强型校验纠错装置。
技术介绍
随着工艺的不断提升和需求的不断增加，存储器接口频率越来越高、存储器接口通道数量越来越多，存储器接口传输稳定性面临更多的挑战。存储器数据错不仅仅与存储单元本身相关，也更多受限于PCB的板级设计。电源完整性、信号完整性所带来的影响往往与同组的多位数据(同一个内存颗粒的数据作为一组，PCB设计会采取相同布线方式)相关，而ECC校验纠错算法只纠错一位，并不能应对这类情况。
技术实现思路
本专利技术所要解决的技术问题是提供一种面向存储器特征的增强型校验纠错装置，能够对某个存储器颗粒进行任意纠错。本专利技术解决其技术问题所采用的技术方案是：提供一种面向存储器特征的增强型校验纠错装置，包括：算法编码模块，设置在存储器的写通路上，用于根据M位数据生成N位校验码，并把数据位和校验位写入存储器，其中，校验码包括CRC校验码和偶校验码；所述算法解码模块，设置在存储器读通路上，用...
【技术保护点】
1.一种面向存储器特征的增强型校验纠错装置，其特征在于，包括：算法编码模块，设置在存储器的写通路上，用于根据M位数据生成N位校验码，并把数据位和校验位写入存储器，其中，校验码包括CRC校验码和偶校验码；所述算法解码模块，设置在存储器读通路上，用于根据K位数据进行以颗粒为单位的校验纠错；所述接口模块，一侧分别与算法编码模块和算法解码模块相连，另一侧与存储器相连，用于将算法编码模块输出的K位数据按照存储器颗粒个数进行分组，以及将存储器接口上的K位数据以每组16位的方式分成T组实现数据重映射，其中，K位数据以M位数据、CRC校验码和偶校验码的顺序排列，K＝M+N。/n
【技术特征摘要】
1.一种面向存储器特征的增强型校验纠错装置，其特征在于，包括：算法编码模块，设置在存储器的写通路上，用于根据M位数据生成N位校验码，并把数据位和校验位写入存储器，其中，校验码包括CRC校验码和偶校验码；所述算法解码模块，设置在存储器读通路上，用于根据K位数据进行以颗粒为单位的校验纠错；所述接口模块，一侧分别与算法编码模块和算法解码模块相连，另一侧与存储器相连，用于将算法编码模块输出的K位数据按照存储器颗粒个数进行分组，以及将存储器接口上的K位数据以每组16位的方式分成T组实现数据重映射，其中，K位数据以M位数据、CRC校验码和偶校验码的顺序排列，K＝M+N。
2.根据权利要求1所述的面向存储器特征的增强型校验纠错装置，其特征在于，所述算法编码模块...
【专利技术属性】
技术研发人员：颜世云，杨剑新，尹飞，班冬松，
申请(专利权)人：上海高性能集成电路设计中心，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。