一种视频帧频转换方法技术

本发明专利技术揭示了一种视频帧频转换方法，包括如下步骤，将源视频帧缓存至视频帧存储器；生成预测视频帧；将预测视频帧缓存至视频帧存储器；依据视频帧同步时序完成自定义帧频的视频图像输出。本发明专利技术对预测视频帧进行了帧缓存处理，帧频仅取决于输出时序和帧存储器带宽，因而帧频能够得到灵活改变，从而能够实现不同帧频的统一，同时能够解决快速运动图像的显示拖尾现象。

【技术实现步骤摘要】

本专利技术涉及，属于信号处理的

技术介绍
帧频是视频格式定义的一个重要方面，一般来说，不同的视频格式对应着不同的帧频。随着个人娱乐和工业以及军事应用需求的发展，视频
发生了翻天覆地的变化，先进电视制式和多媒体信息系统的发展导致了图像源码流和显示格式数量的极大增长，相应产生了各种各样的视频格式，为了使液晶显示器能够兼容不同格式的视频，必须进行帧频转换。另外，在判断液晶显示器性能好坏的各项指标当中，响应时间是一个非常重要的指标。所谓响应时间是指，液晶显示器的各像素单元对输入信号的反应速度。若响应时间短，则在显示器显示动态图象时，由于液晶像素单元对输入信号的反应快，因而不会产生图像的拖尾现象，并且只有足够短的响应时间才能保证画面的连续性。目前，改善动态图像品质的方法，往往是通过增加液晶显示器的驱动电压来减少响应时间，以适当缩短每种色阶之间的变换时间，从而避免拖尾现象。但是，液晶显示器的驱动电压不可能无限增大，否则将影响显示器的色彩。针对液晶显示器在帧频较低时会出现拖尾等现象，专利号为101415101A的申请公开了一种倍频方法及实现倍频的装置，以使液晶显示器清晰的显示快速变化的动态图像。但是，该方法仅能够实现倍频处理，对于非整数倍的帧频转换，比如从50Hz到60Hz的转换，仍是相关技术人员待解决的问题。
技术实现思路
本专利技术的目的在于解决上述的技术问题，提出。本专利技术是通过以下技术方案实现的: ，其特征在于包括如下步骤: 51、将源视频帧缓存至视频帧存储器； 52、生成预测视频帧； 53、将预测视频帧缓存至视频帧存储器； 54、依据视频帧同步时序完成自定义帧频的视频图像输出。进一步地，所述步骤SI为依据源视频帧时序信号，将视频图像数据缓存至FPGA器件的片上FIFO，然后完成帧存储器写入操作。进一步地，所述步骤S2包括: 521、从视频帧存储器中取出缓存的视频图像帧； 522、所述缓存的视频图像帧像素值与当前视频图像帧对应像素点像素值进行配比计算，得出预测像素点像素值； 523、将预测像素点组成预测视频帧。进一步地，所述步骤S3为将预测视频帧缓存在FPGA的片上FIFO中，然后根据视频帧存储器总线空闲情况将预测视频帧存储在视频帧存储器中，所占用的视频帧存储器地址空间与源视频帧缓存区不交叉。进一步地，所述步骤S4包括: 541、从帧存储器中取出待显示的视频帧像素值，存入FPGA的片上FIFO; 542、依据在FPGA芯片内部基于本地时钟生成的同步时序信号，从FIFO中取出视频图像数据； 543、将读取的像素值输出至液晶显示器进行显示。进一步地，所述步骤S22为将缓存的视频帧像素点的像素值定义为P1，将当前视频帧对应像素点的像素值定义为P1+1，预测视频帧对应像素值点像素值P可以表示为:P=C^P1+(1-α)* Ρ1+1，其中α为配比因子，表征了视频图像的运动变化趋势。本专利技术的有益效果: 对预测视频帧进行了帧缓存处理，帧频仅取决于输出时序和帧存储器带宽，因而帧频能够得到灵活改变，从而能够实现不同帧频的统一，同时能够解决快速运动图像的显示拖尾现象。【附图说明】图1是本专利技术的流程图； 图2是实现本专利技术的系统结构图。【具体实施方式】本专利技术提供了，根据当前视频帧和缓存的上一帧视频图像，实现预测视频帧的计算，然后将预测视频帧缓存至帧存储器。帧存储器中开辟两帧视频的存储区，两个存储区的地址不重叠，分别用于缓冲源视频帧数据流和预测视频帧数据流，从而灵活的实现帧频转换。具体的，视频帧频转换方法的具体实现过程如图1所示，包括以下步骤: 将源视频帧缓存至帧存储器； 源视频帧数据在写入帧存储器之前，首先缓存至由FPGA片上RAM生成的FIFO中，定义为FIF0_1源视频帧的数据有效信号直接作为FIF0_1的写信号，源视频帧的像素时钟作为FIF0_1的写入时钟。当FIF0_1数据存储深度大于帧存储器的突发长度且帧存储器总线空闲时，FIF0_1读信号有效，同时将FIF0_1的读信号作为帧存储器的写入信号，将读出的数据写入帧存储器。其中，FIF0_1的读取时钟和帧存储器的工作时钟为本地时钟，可以与源视频帧的像素时钟无关。生成预测视频帧； 将相邻两帧视频图像对应像素点的像素值按照一定系数完成配比计算，具体过程如下:缓存当前视频帧的像素值数据?工，同时从帧存储器中读出上一帧视频图像对应像素点像素值，预测像素点像素值P可以表示为:P=C^PA(1-Ct)* 。这里的α为配比因子，α表征了视频图形的运动变化趋势，计算过程可以表示为:α=Σ(ΛΡ?)/Σ(ΛΡ?—1)，其中，APi= P1-P1-1。将预测视频帧缓存至帧存储器； 预测视频帧数据流在写入帧存储器之前，首先缓存至由FPGA片上RAM生成的FIFO中，定义为FIF0_2。当FIF0_2的数据存储深度大于帧存储器的突发长度且帧存储器总线空闲时，FIF0_2读信号有效，同时将FIF0_2的读信号作为帧存储器的写入信号，将预测视频帧数据流写入帧存储器。其中，FIF0_2的读写时钟和帧存储器的工作时钟均为本地时钟，可以与源视频帧的像素时钟无关。根据同步时序完成任意帧频视频输出； 将预测视频帧从帧存储器中读出，缓存至由FPGA片上RAM生成的FIFO中，定义为FIF0_3。当FIF0_3的空闲区域大于帧存储器的突发长度且帧存储器的总线空闲时，针对预测视频帧的读信号有效，同时该信号作为FIF0_3的写信号，将待显示的预测视频帧数据写入FIF0_3。输出同步时序可以根据需要自主产生，数据有效信号作为FIF0_3的读信号，将预测视频帧输出至液晶显示器显示。具体实施时，提出一种实现本专利技术视频帧频转换方法的系统，具体的如图2所示，该系统包括:源视频帧存储单元，用于缓冲源视频帧像素数据并将缓存的数据写入帧存储器;预测视频帧生成单元，用于生成预测视频帧;预测视频帧存储单元，用于缓冲预测视频帧;视频图像刷新单元，依据同步时序访问帧存储器，完成自定义帧频视频输出。其中，所述预测视频帧生成单元包括:运算模块，用于计算预测图像帧各像素点的像素值;计算过程为:缓存当前视频帧的像素值数据?工，同时从帧存储器中读出上一帧视频图像对应像素点像素值Ph，预测像素点像素值P可以表示为:P=C^PA(1-Q)* Ρι-?ο,0< α <丨。计算模块所涉及的运算主要为乘累加操作，非常适合FPGA实现。控制模块，用于预测图像帧生成单元的数据流管理和逻辑控制。其中，运算模块和控制模块均为FPGA电路。本专利技术尚有多种实施方式，凡采用等同变换或者等效变换而形成的所有技术方案，均落在本专利技术的保护范围之内。【主权项】1.，其特征在于包括如下步骤: 51、将源视频帧缓存至视频帧存储器； 52、生成预测视频帧； 53、将预测视频帧缓存至视频帧存储器； 54、依据视频帧同步时序完成自定义帧频的视频图像输出。2.根据权利要求1所述的，其特征在于:所述步骤SI为依据源视频帧时序信号，将视频图像数据缓存至FPGA器件的片上FIFO，然后完成帧存储器写入操作。3.根据权利要求1所述的，其特征在于所述步骤S2包括: 521、从视频帧存储器中取出缓存的视频图像帧； 522、所述本文档来自技高网...

【技术保护点】
一种视频帧频转换方法，其特征在于包括如下步骤：S1、将源视频帧缓存至视频帧存储器；S2、生成预测视频帧；S3、将预测视频帧缓存至视频帧存储器；S4、依据视频帧同步时序完成自定义帧频的视频图像输出。

【技术特征摘要】

【专利技术属性】
技术研发人员：范威，
申请(专利权)人：苏州长风航空电子有限公司，
类型：发明
国别省市：江苏;32