基于FPGA实现Rapid IO接口的数据采集系统技术方案

本实用新型专利技术提供了一种基于FPGA实现Rapid IO接口的数据采集系统，包括上位机、FPGA可编程器、AD转换模块和波形发生器，波形发生器信号输出端连接AD转换模块，AD转换模块和FPGA可编程器互连，FPGA可编程器和上位机互连，波形发生器用于产生波形数据，AD转换模块用于将波形数据转换为数字信号，FPGA可编程器用于对数字信号进行整理并将其输出到上位机。

Data acquisition system of rapid IO interface based on FPGA

【技术实现步骤摘要】
基于FPGA实现RapidIO接口的数据采集系统
本技术涉及一种数据采集系统，具体涉及一种基于FPGA实现RapidIO接口的数据采集系统，广泛应用现代仪器仪表等领域。
技术介绍
数据采集作为信息科学
中一大重要技术，主要指采集信号对象的数据信息，并通过处理机制分析过滤数据和储存数据。综合运用数据采集技术、计算机技术、传感器技术和信号处理技术四大信息技术，建立实时自动数据采集与处理系统。RapidIO的特点是：高效率，低系统成本，点对点或者点对多点通信，支持DMA操作，支持消息传递模块交换数据，支持分散处理和多主控处理，支持多种拓扑结果。利用RapidIO做数据采集模块可以利用RapidIO协议的特点做到一个数据采集模块分发到多台主机的功能。目前没有数据采集系统利用RapidIO与上位机互连，实现数据采集与处理的技术。
技术实现思路
本技术目的是提供了一种基于FPGA实现RapidIO接口的数据采集系统，能够实现AD采样数据通过RapidIO接口和PC机交互的功能。本技术为实现上述目的，通过以下技术方案实现：一种基于FPGA实现RapidIO接口的数据采集系统，包括上位机、FPGA可编程器、AD转换模块和波形发生器，波形发生器信号输出端连接AD转换模块，AD转换模块和FPGA可编程器互连，FPGA可编程器设置有RapidIOIP核，上位机具有RapidIO接口模块，PGA可编程器通过RapidIO总线协议与上位机连接，波形发生器用于产生波形数据，AD转换模块用于将波形数据转换为数字信号，FPGA可编程器用于对数字信号进行整理并将其输出到上位机。上述基于FPGA实现RapidIO接口的数据采集系统基础上，FPGA可编程器具有数据控制模块、数据通路模块、指令控制模块和配置模块，数据控制模块输入端连接数据通路模块输出端和指令控制模块的输出端，数据通路模块输入端及指令控制模块的输入端均和配置模块连接，数据通路模块输入端和AD转换模块互连，数据控制模块和DDR存储芯片信号互连。上述基于FPGA实现RapidIO接口的数据采集系统基础上，配置模块采用R232串口与上位机连通。上述基于FPGA实现RapidIO接口的数据采集系统基础上，AD转换模块采用ADS5400芯片，AD转换模块输入为J1、J2；J1接口连接电阻L25,一路输出依次连接R51、电感T4、电感T5、电容C2、电阻R1经AJNP连接后与ADS5400芯片连接,另一路经电容C1接地，再经R52依次连接电感ETC1、电感ETC2、电容C3、电阻R2经AJNN连接后与ADS5400芯片连接，还有一路依次经电阻R55、电阻R3与AJNP连接后与ADS5400芯片连接，在电阻R1和电阻R2之间设有R4连接AJNP；J2接口依次经电阻L28、电阻R5与AJNN连接后与ADS5400芯片连接。上述基于FPGA实现RapidIO接口的数据采集系统基础上，波形发生器为三路，分别用于产生一定频率的正弦波、方波及锯齿波。上述基于FPGA实现RapidIO接口的数据采集系统基础上，上位机具有RapidIO接口模块，FPGA可编程器设置有RapidIOIP核，通过RapidIO总线协议与上位机连接。本技术的优点在于：利用FPGA的可重构性和可编程性，在FPGA内部例化RapidIOIP核；通过上位机的RapidIO接口和FPGA板卡相连，通过AD模块AD芯片采集数据送给FPGA，通过FPGA送给上位机，能够实现AD采样数据通过RapidIO接口和PC机交互的功能。附图说明附图用来提供对本技术的进一步理解，并且构成说明书的一部分，与本技术的实施例一起用于解释本技术，并不构成对本技术的限制。图1为本技术实施例的整体框图。图2为本技术实施例的AD转换模块芯片转换数字信号的结构图。图3为本技术实施例的AD转换模块输入结构图。图4为本技术实施例的AD转换模块芯片内部结构图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。一种基于FPGA实现RapidIO接口的数据采集系统，包括上位机、FPGA可编程器、AD转换模块和波形发生器，波形发生器信号输出端连接AD转换模块，AD转换模块和FPGA可编程器互连，FPGA可编程器和上位机互连，波形发生器用于产生波形数据，AD转换模块用于将波形数据转换为数字信号，FPGA可编程器用于对数字信号进行整理并将其输出到上位机，且FPGA可编程器外部还连接DDR存储芯片。本实施例中，FPGA可编程器具有数据控制模块、数据通路模块、指令控制模块和配置模块，数据控制模块输入端连接数据通路模块输出端和指令控制模块的输出端，数据通路模块输入端及指令控制模块的输入端均和配置模块连接，数据通路模块输入端和AD转换模块互连，数据控制模块和DDR存储芯片信号互连。数据控制模块是根据指令控制模块发出的控制指令对采样数据进行处理；数据通路模块是后端的AD转换模块的芯片进行工作模块配置和接收AD采样数据，对数据格式进行整理；指令控制模块是根据上位机发送的指令进行命令分发；配置模块对工作模式进行配置。本实施例中，配置模块采用R232串口与上位机连通。本实施例中，AD转换模块采用ADS5400芯片，AD转换模块输入为J1、J2；J1接口连接电阻L25,一路输出依次连接R51、电感T4、电感T5、电容C2、电阻R1经AJNP连接后与ADS5400芯片连接,另一路经电容C1接地，再经R52依次连接电感ETC1、电感ETC2、电容C3、电阻R2经AJNN连接后与ADS5400芯片连接，还有一路依次经电阻R55、电阻R3与AJNP连接后与ADS5400芯片连接，在电阻R1和电阻R2之间设有R4连接AJNP；J2接口依次经电阻L28、电阻R5与AJNN连接后与ADS5400芯片连接。本实施例中，波形发生器为三路，分别用于产生一定频率的正弦波、方波及锯齿波。本实施例中，上位机具有RapidIO接口模块，FPGA可编程器设置有RapidIOIP核，通过RapidIO总线协议与上位机连接。1）将本技术数据采集系统的RapidIO接口和带有RapidIO接口的上位机相连；2）上电启动，上位机加载对应RapidIO的软件和串口对工作参数进行配置；3）通过python对接收的采样数据进行绘图；4）将FPGA板卡AD模块的接口连接到波形发生器的三路中；5）波形发生器第一路发送方波，第二路发送正弦波、第三路发送锯齿波；6）通过python对接收的采集数据绘图，可以看到对应通道在上位机本文档来自技高网...

【技术保护点】
1.一种基于FPGA实现Rapid IO接口的数据采集系统，其特征在于：包括上位机、FPGA可编程器、AD转换模块和波形发生器，波形发生器信号输出端连接AD转换模块，AD转换模块和FPGA可编程器互连， FPGA可编程器设置有Rapid IO IP核，上位机具有Rapid IO接口模块，PGA可编程器通过Rapid IO总线协议与上位机连接，波形发生器用于产生波形数据，AD转换模块用于将波形数据转换为数字信号， FPGA可编程器用于对数字信号进行整理并将其输出到上位机。/n

【技术特征摘要】
1.一种基于FPGA实现RapidIO接口的数据采集系统，其特征在于：包括上位机、FPGA可编程器、AD转换模块和波形发生器，波形发生器信号输出端连接AD转换模块，AD转换模块和FPGA可编程器互连，FPGA可编程器设置有RapidIOIP核，上位机具有RapidIO接口模块，PGA可编程器通过RapidIO总线协议与上位机连接，波形发生器用于产生波形数据，AD转换模块用于将波形数据转换为数字信号，FPGA可编程器用于对数字信号进行整理并将其输出到上位机。


2.根据权利要求1所述基于FPGA实现RapidIO接口的数据采集系统，其特征在于：FPGA可编程器具有数据控制模块、数据通路模块、指令控制模块和配置模块，数据控制模块输入端连接数据通路模块输出端和指令控制模块的输出端，数据通路模块输入端及指令控制模块的输入端均和配置模块连接，数据通路模块输入端和AD转换模块互连，数据控制模块和DDR存储芯片信号互连。


3.根据权利要求2所述基于FPGA...

【专利技术属性】
技术研发人员：张孝飞，金长新，刘强，
申请(专利权)人：山东浪潮人工智能研究院有限公司，
类型：新型
国别省市：山东;37