纳米线晶体管的源电极和漏电极保护制造技术

本文的实施例描述了用于半导体器件的技术、系统和方法。纳米线晶体管可以包括：在衬底上方包括纳米线的沟道区、通过第一蚀刻停止层耦合到纳米线的第一端的源电极、以及通过第二蚀刻停止层耦合到纳米线的第二端的漏电极。栅电极可以在衬底上方，以控制沟道区的至少一部分中的导电性。第一间隔物可以在衬底上方在栅电极和源电极之间，并且第二间隔物可以在衬底上方在栅电极和漏电极之间。栅极介电层可以在沟道区和栅电极之间。可以描述和/或要求保护其他实施例。

Source and drain protection of nanowire transistors

【技术实现步骤摘要】
【国外来华专利技术】纳米线晶体管的源电极和漏电极保护
本公开的实施例总体上涉及集成电路领域，具体而言，涉及纳米线晶体管。
技术介绍
在用于制造纳米线晶体管的栅极最后或替代栅极方案中，可以在已经形成源电极和漏电极之后形成栅极介电层和栅电极。因此，在形成栅电极期间可能会无意中部分地去除源电极或漏电极，从而导致晶体管特性较差和器件成品率降低。另外，包含在小尺寸内的纳米线晶体管的多个堆叠的纳米线以及具有类似于源电极或漏电极的材料的纳米线周围的牺牲层可能进一步使对源电极或漏电极的损坏更严重。附图说明通过以下具体实施方式并结合附图，将容易理解实施例。为了便于该描述，相似的附图标记表示相似的结构元件。在附图的图中，示例性而非限制性地示出了实施例。图1示意性地示出了根据一些实施例的包括在源电极或漏电极与包括纳米线的沟道区之间的蚀刻停止层的示例性纳米线晶体管。图2示出了根据一些实施例的用于形成包括在源电极或漏电极与包括纳米线的沟道区之间的蚀刻停止层的纳米线晶体管的过程。图3-9示出了根据一些实施例的用于形成包括在源电极或漏电极与包括纳米线的沟道区之间的蚀刻停止层的纳米线晶体管的过程的各个步骤。图10示意性地示出了根据一些实施例的实现本公开的一个或多个实施例的中介层。图11示意性地示出了根据一些实施例的根据本公开的实施例构建的计算设备。具体实施方式当为纳米线晶体管形成栅电极时，可能在栅极最后制造方案中无意中去除纳米线晶体管的源电极的一部分或漏电极的一部分。一些当前的解决方案可以增加纳米线沟道的长度，或者增加间隔物的厚度以保护源电极或漏电极不被损坏。这样的解决方案可能导致具有减小的驱动电流、减小的栅极控制和减小的晶体管密度的更大的器件。在实施例中，可以在纳米线晶体管的沟道区中的源电极和纳米线之间形成蚀刻停止层。类似地，可以在沟道区中的漏电极和纳米线之间形成蚀刻停止层。蚀刻停止层可以包括与纳米线沟道中的材料相似的材料，具有一些添加的掺杂剂以提高其耐蚀刻性。这样的蚀刻停止层可以在不增加沟道长度或间隔物厚度的情况下防止和保护源电极或漏电极被无意地去除。本文的实施例可以提出一种包括纳米线晶体管的半导体器件。纳米线晶体管可以包括衬底、在衬底上方包括纳米线的沟道区、在衬底上方的源电极和漏电极。源电极可以通过在源电极和纳米线之间的第一蚀刻停止层耦合到纳米线的第一端，并且漏电极可以通过在漏电极和纳米线之间的第二蚀刻停止层耦合到纳米线的第二端。栅电极可以在衬底上方，以控制沟道区的至少一部分中的导电性。第一间隔物可以在衬底上方在栅电极和源电极之间，并且第二间隔物可以在衬底上方在栅电极和漏电极之间。栅极介电层可以在沟道区和栅电极之间。本文的实施例可以提出一种用于形成纳米线晶体管的方法。该方法可以包括在衬底上方形成由牺牲层隔开的一个或多个鳍状物，其中，一个或多个鳍状物中的鳍状物可以是纳米线。该方法可以进一步包括在一个或多个鳍状物和牺牲层上方图案化栅极区，以及在栅极区周围形成第一间隔物和第二间隔物。另外，该方法可以包括靠近于第一间隔物、靠近于一个或多个鳍状物的第一端并且在衬底上方形成第一蚀刻停止层，并且靠近于第二间隔物、靠近于一个或多个鳍状物的第二端并且在衬底上方形成第二蚀刻停止层。此外，该方法可以包括在第一蚀刻停止层内形成源电极，并且在第二蚀刻停止层内形成漏电极。此外，该方法可以包括去除牺牲层以暴露一个或多个鳍状物；在第一间隔物和第二间隔物之间的一个或多个鳍状物周围形成栅极介电层；以及在栅极介电层周围形成栅电极。本文的实施例可以提出一种计算设备。该计算设备可以包括处理器和耦合到处理器的存储器设备。存储器设备或处理器可以包括纳米线晶体管。纳米线晶体管可以包括衬底、在衬底上方的包括纳米线的沟道区。源电极和漏电极可以在衬底上方。源电极可以通过在源电极和纳米线之间的第一蚀刻停止层耦合到纳米线的第一端，并且漏电极可以通过在漏电极和纳米线之间的第二蚀刻停止层耦合到纳米线的第二端。栅电极可以在衬底上方，以控制沟道区的至少一部分中的导电性。第一间隔物可以在衬底上方在栅电极和源电极之间，并且第二间隔物在衬底上方在栅电极和漏电极之间。栅极介电层可以在沟道区和栅电极之间。在以下描述中，将使用本领域技术人员通常用于向本领域中其他技术人员传达其工作的主旨的术语来说明示例性实施方式的多个方面。但对于本领域技术人员来说，显然，本公开可以仅借助所述的方面的一些来实践。为了解释，阐述了特定数量、材料和配置以便提供对示例性实施方式的透彻理解。但对于本领域技术人员来说，显然，本公开可以在没有这些特定细节的情况下来实践。在其他实例中，省略或简化了公知的特征，以避免使得示例性实施方式难以理解。以最有助于理解本公开的方式将各种操作描述为依次的多个分离操作。但描述的顺序不应解释为暗示这些操作必定是顺序相关的。具体而言，这些操作不必按照所呈现的顺序来执行。为了本公开的目的，短语“A和/或B”表示(A)、(B)或(A和B)。为了本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。本文所使用的术语“在……上方”、“在……下方”、“在……之间”、“在……之上”和“在……上”可以指一种材料层或部件相对于其他层或部件的相对位置。例如，设置在另一层上方或下方的一层可以与另一层直接接触，或者可以具有一个或多个中间层。而且，设置在两层之间的一层可以与两层直接接触，或者可以具有一个或多个中间层。相反，在第二层“上”的第一层与第二层直接接触。类似地，除非另有明确说明，否则设置在两个特征之间的一个特征可以与相邻特征直接接触，或可以具有一个或多个中间特征。该描述可以使用短语“在一个实施例中”或“在实施例中”，其可以分别指代相同或不同实施例中的一个或多个。此外，关于本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义的。可以在本文中使用术语“与……耦合”及其派生词。“耦合”可以表示以下一个或多个。“耦合”可以表示两个或更多个元件直接物理或电接触。然而，“耦合”还可以表示两个或更多个元件彼此间接接触，但是仍然彼此协作或相互作用，并且可以表示一个或多个其他元件被耦合或连接在被称为彼此耦合的元件之间。术语“直接耦合”可以表示两个或更多个元件直接接触。在各种实施例中，短语“在第二特征上形成、沉积或以其他方式设置的第一特征”可以表示在第二特征上方形成、沉积或设置第一特征，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如，直接物理和/或电接触)或间接接触(例如，在第一特征和第二特征之间具有一个或多个其他特征)。在本公开引用“一个”或“第一”元素或其等同物的情况下，该公开包括一个或多个这样的元素，既不需要也不排除两个或更多个这样的元素。此外，用于标识的元素的顺序指示符(例如，第一、第二或第三)用于区分这些元素，并不指示或暗示这些元素的所需或限定数量，也不指示这些元素的特定位置或顺序，除非另有明确说明。本文使用的术语“电路本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n衬底；/n在所述衬底上方包括纳米线的沟道区；/n在所述衬底上方的源电极和漏电极，其中，所述源电极通过在所述源电极和所述纳米线之间的第一蚀刻停止层耦合到所述纳米线的第一端，并且所述漏电极通过在所述漏电极和所述纳米线之间的第二蚀刻停止层耦合到所述纳米线的第二端；/n在所述衬底上方的栅电极，用以控制所述沟道区的至少一部分中的导电性；/n在所述衬底上方在所述栅电极和所述源电极之间的第一间隔物，在所述衬底上方在所述栅电极和所述漏电极之间的第二间隔物；以及/n在所述沟道区和所述栅电极之间的栅极介电层。/n

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，包括：
衬底；
在所述衬底上方包括纳米线的沟道区；
在所述衬底上方的源电极和漏电极，其中，所述源电极通过在所述源电极和所述纳米线之间的第一蚀刻停止层耦合到所述纳米线的第一端，并且所述漏电极通过在所述漏电极和所述纳米线之间的第二蚀刻停止层耦合到所述纳米线的第二端；
在所述衬底上方的栅电极，用以控制所述沟道区的至少一部分中的导电性；
在所述衬底上方在所述栅电极和所述源电极之间的第一间隔物，在所述衬底上方在所述栅电极和所述漏电极之间的第二间隔物；以及
在所述沟道区和所述栅电极之间的栅极介电层。


2.根据权利要求1所述的半导体器件，其中，所述纳米线是第一纳米线，并且所述沟道区还包括第二纳米线，所述源电极通过在所述源电极和所述第二纳米线之间的所述第一蚀刻停止层耦合到所述第二纳米线的第一端，并且所述漏电极通过在所述漏电极与所述第二纳米线之间的所述第二蚀刻停止层耦合到所述第二纳米线的第二端。


3.根据权利要求1-2中任一项所述的半导体器件，其中，所述第一蚀刻停止层在所述源电极的侧壁周围、在所述源电极和所述衬底之间，并且所述第二蚀刻停止层在所述漏电极的侧壁周围、在所述漏电极和所述衬底之间。


4.根据权利要求1-2中任一项所述的半导体器件，其中，所述栅电极在所述纳米线周围。


5.根据权利要求1-2中任一项所述的半导体器件，其中，所述纳米线晶体管是n型晶体管或p型晶体管。


6.根据权利要求1-2中任一项所述的半导体器件，其中，所述纳米线是矩形纳米线、圆形纳米线或纳米带。


7.根据权利要求1-2中任一项所述的半导体器件，其中，所述第一蚀刻停止层在所述源电极和所述纳米线之间的厚度小于25nm。


8.根据权利要求1-2中任一项所述的半导体器件，其中，所述纳米线包括Si、Ge、Sn、In、Ga、As、Al、InAs、SiGe、InGaAs、InP或金属氧化物。


9.根据权利要求1-2中任一项所述的半导体器件，其中，所述第一蚀刻停止层或所述第二蚀刻停止层掺杂有硼(B)或磷(P)。


10.根据权利要求1-2中任一项所述的半导体器件，其中，所述第一蚀刻停止层或所述第二蚀刻停止层包括掺杂硼的Si、掺杂硼的Ge、掺杂硼的SiGe、掺杂磷的Si、掺杂磷的Ge、或掺杂磷的SiGe。


11.根据权利要求1-2中任一项所述的半导体器件，其中，所述源电极、所述漏电极或所述栅电极包括金属材料、导电聚合物、掺杂磷(n+)的Si、多晶硅、硅化钛、掺杂硼的SiGe、或半导体材料和金属的合金。


12.根据权利要求1-2中任一项所述的半导体器件，其中，所述衬底包括硅、蓝宝石、玻璃、聚酰亚胺、SiC、GaN或AlN。


13.一种用于形成纳米线晶体管的方法，所述方法包括：
在衬底上方形成由牺牲层隔开的一个或多个鳍状物，其中，所述一个或多个鳍状物中的鳍状物是纳米线；
在所述一个或多个鳍状物和所述牺牲层上方图案化栅极区；
在所述栅极区周围形成第一间隔物和第二间隔物；
靠近于所述第一间隔物、靠近于所述一个或多个鳍状物的第一端并且在所述衬底上方形成第一蚀刻停止层，并且靠近于所述第二间隔物、靠近于所述一个或多个鳍状物的第二端并且在所述衬底上方形成第二蚀刻停止层；
在所述第一蚀刻停止层内形成源电极，并且在所述第二蚀刻停止层...

【专利技术属性】
技术研发人员：K·贾姆布纳坦，B·古哈，A·S·默西，T·加尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US