差分电路和模拟集成电路制造技术

本申请涉及一种差分电路和模拟集成电路，将差分电路中的差分管和负载管的分管设置在dummy管之间，并设置为第一差分管的分管到dummy管的分管的有源区长度等于第二差分管的分管到dummy管的分管的有源区长度，第一负载管的分管到dummy管的分管的有源区长度等于第二负载管的分管到dummy管的分管的有源区长度，使得第一差分管和第二差分管的分管周围的环境一致，以及第一负载管与第二负载管的分管周围的环境一致，从而获得良好的工艺匹配，降低加工过程中LOD效应对核心器件的影响。此外，利用dummy管使阱边缘远离差分管和负载管，从而降低WPE效应。如此，可保证在深亚微米工艺条件下有效降低LOD效应和WPE效应对电路的影响，提高了深亚微米工艺条件下的电路性能。

Differential circuit and analog integrated circuit

【技术实现步骤摘要】
差分电路和模拟集成电路
本申请涉及半导体工艺
，特别是涉及一种差分电路和模拟集成电路。
技术介绍
随着半导体集成电路工艺越来越先进，工艺尺寸从微米级到亚微米级再到深亚微米级这一系列的升级过程，使得芯片规模动辄就是百万级别晶体管。随着工艺尺寸的减小，目前的STI(ShallowTrenchIsolation，浅槽隔离)技术会在芯片制造过程中对器件产生应力的问题，进而产生LOD(LengthOfDiffusion离子注入区长度偏差效应)效应和WPE(WellProximityEffect，阱邻近效应)效应，导致制造出来的器件参数产生偏差，偏离设计要求，从而影响整个芯片的性能，从而导致在深亚微米工艺条件下电路性能降低的问题。
技术实现思路
基于此，有必要针对STI技术导致在深亚微米工艺条件下电路性能降低问题，提供一种可提高深亚微米工艺条件下电路性能的差分电路和模拟集成电路。一种差分电路，包括第一差分管、第二差分管、第一负载管、第二负载管和dummy管，所述第一差分管的分管和所述第二差分管的分管设置于所述dummy管的分管之间，且所述第一差分管的分管到所述dummy管的分管的有源区长度等于所述第二差分管的分管到所述dummy管的分管的有源区长度；所述第一负载管的分管和所述第二负载管的分管设置于所述dummy管的分管之间，且所述第一负载管的分管到所述dummy管的分管的有源区长度等于所述第二负载管的分管到所述dummy管的分管的有源区长度。一种模拟集成电路，包括上述差分电路。<br>上述差分电路和模拟集成电路，将差分电路中的差分管和负载管的分管设置在dummy管之间，并设置为第一差分管的分管到dummy管的分管的有源区长度等于第二差分管的分管到dummy管的分管的有源区长度，第一负载管的分管到dummy管的分管的有源区长度等于第二负载管的分管到dummy管的分管的有源区长度，使得第一差分管和第二差分管的分管周围的环境一致，以及第一负载管与第二负载管的分管周围的环境一致，从而获得良好的工艺匹配，降低加工过程中LOD效应对核心器件的影响。此外，利用dummy管使阱边缘远离差分管和负载管，从而降低WPE效应。如此，可保证在深亚微米工艺条件下有效降低LOD效应和WPE效应对电路的影响，提高了深亚微米工艺条件下的电路性能。附图说明图1为一实施例中差分电路的结构示意图；图2为一实施例中差分电路中差分管电路层的结构示意图；图3为一实施例中差分电路中载管电路层的结构示意图。具体实施方式为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。在一个实施例中，提供了一种差分电路，如图1所示，该差分电路包括第一差分管A、第二差分管B、第一负载管E、第二负载管F和dummy管D，第一差分管A的分管和第二差分管B的分管设置于dummy管D的分管之间，且第一差分管A的分管到dummy管D的分管的有源区长度等于第二差分管B的分管到dummy管D的分管的有源区长度；第一负载管E的分管和第二负载管F的分管设置于dummy管D的分管之间，且第一负载管E的分管到dummy管D的分管的有源区长度等于第二负载管F的分管到dummy管D的分管的有源区长度。其中，有源区长度相等可以是长度完全一致，也可以是长度误差在允许误差范围内。具体地，第一差分管A和第二差分管B指同类型同尺寸的两个不同的差分对管，第一负载管E和第二负载管F指同类型同尺寸的两个不同的负载管，dummy管D可采用与第一差分管A、第二差分管B、第一负载管E和第二负载管F相同类型的晶体管(如同类型MOS管)。如图1所示，点图案填充区域代表晶体管的有源区，斜线图案填充区域代表晶体管的栅极。可以是将第一差分管A和第二差分管B的分管依次相间设置在dummy管D之间，将第一负载管E和第二负载管F的分管依次相间设置在dummy管D之间。第一差分管A的栅极接入一路外部输入信号，第二差分管B的栅极接入另一路外部输入信号，第一差分管A的源极和第二差分管B的源极相连，第一差分管A的漏极与第一负载管E的漏接相连，第二差分管B的漏极与第二负载管F的漏极相连，信号的两个输出端分别连着负载管E和F的漏极。Dummy管D有两种连接方式：1.差分管和负载管的对应的dummy管D的分管的栅极、源极和漏极都连着对应的保护环(Guardring)。2.差分管和负载管的对应的dummy管D的分管的漏极与对应的差分对管或者负载管的漏极连接，栅极、源极都与对应的保护环(Guarding)相连。保护环是差分对电路外围的一层保护环，通常有NGR和PGR两种，NGR接VCC，用于PMOS构成的差分电路；PGR接GND，用于NMOS构成的差对电路。其中，根据第一差分管A、第二差分管B以及对应的第一负载管E、第二负载管F的分管数量不同，对各分管进行布局设计的方式也不同，dummy管D的数量和设置方式也会对应所有不同。如果差分电路的第一差分管A、第二差分管B、第一负载管E以及第二负载管F的multiplier值(指同一个晶体管的数量)大于或等于4，例如都为4时，可对差分对管和负载管都采用二维匹配设计：DABABD/DBABAD、DEFEFD/DFEFED。将差分电路的差分对管和负载管都设计为两层电路结构，每一层差分对管电路层设置两个dummy管D的分管，并在dummy管D的分管之间依次相间设置第一差分管A和第二差分管B的分管，每一层负载管电路层设置两个dummy管D的分管，并在dummy管D的分管之间依次相间设置第一负载管E和第二负载管F的分管。如果差分电路的第一差分管A、第二差分管B、第一负载管E以及第二负载管F的multiplier值小于4，例如为2时，可以是采用一维匹配设计：DABABD、DEFEFD。将差分电路的差分对管和负载管都设计为单层结构，差分管电路层设置两个dummy管D的分管，并在dummy管D的分管之间依次相间设置第一差分管A和第二差分管B的分管。负载管电路层设置两个dummy管D的分管，并在dummy管D的分管之间依次相间设置第一负载管E和第二负载管F的分管。在一个实施例中，第一差分管A的分管和第二差分管B的分管的数量均为4个或4个以上。可对第一差分管A和第二差分管B进行二维设计，将第一差分管A和第二差分管B布局成上下两层结构，并且在外围加入dummy管D。进一步地，如图2所示，在一个实施例中，差分电路包括第一差分管电路层X1和第二差分管电路层X2，第一差分管电路层X1和第二差分管电路层X2均包括第一差分管A的分管、第二差分管B的分管和dummy管D的分管。第一差分管电路层X1中的第一差分管A的分管和第二差分管B的分管依次相间设置于dummy管D的分管之间，且各第一差分管A的分管到dummy管D的分管的有源区长度与对应一第二差分管B的分管到dummy管D的分管的有源区长度相等。第二差分管电路层X2本文档来自技高网...

【技术保护点】
1.一种差分电路，其特征在于，包括第一差分管、第二差分管、第一负载管、第二负载管和dummy管，所述第一差分管的分管和所述第二差分管的分管设置于所述dummy管的分管之间，且所述第一差分管的分管到所述dummy管的分管的有源区长度等于所述第二差分管的分管到所述dummy管的分管的有源区长度；所述第一负载管的分管和所述第二负载管的分管设置于所述dummy管的分管之间，且所述第一负载管的分管到所述dummy管的分管的有源区长度等于所述第二负载管的分管到所述dummy管的分管的有源区长度。/n

【技术特征摘要】
1.一种差分电路，其特征在于，包括第一差分管、第二差分管、第一负载管、第二负载管和dummy管，所述第一差分管的分管和所述第二差分管的分管设置于所述dummy管的分管之间，且所述第一差分管的分管到所述dummy管的分管的有源区长度等于所述第二差分管的分管到所述dummy管的分管的有源区长度；所述第一负载管的分管和所述第二负载管的分管设置于所述dummy管的分管之间，且所述第一负载管的分管到所述dummy管的分管的有源区长度等于所述第二负载管的分管到所述dummy管的分管的有源区长度。


2.根据权利要求1所述的差分电路，其特征在于，所述第一差分管的分管和所述第二差分管的分管的数量均为4个或4个以上。


3.根据权利要求2所述的差分电路，其特征在于，所述差分电路包括第一差分管电路层和第二差分管电路层，所述第一差分管电路层和所述第二差分管电路层均包括所述第一差分管的分管、所述第二差分管的分管和所述dummy管的分管；
所述第一差分管电路层中的第一差分管的分管和所述第二差分管的分管依次相间设置于所述dummy管的分管之间，且各第一差分管的分管到所述dummy管的分管的有源区长度与对应一所述第二差分管的分管到所述dummy管的分管的有源区长度相等；
所述第二差分管电路层中的所述dummy管的分管与所述第一差分管电路层中的所述dummy管的分管对应设置，所述第二差分管电路层中第一差分管的分管与所述第一差分管电路层中的第二差分管的分管对应设置，所述第二差分管电路层中第二差分管的分管与所述第一差分管电路层中的第一差分管的分管对应设置。


4.根据权利要求1所述的差分电路，其特征在于，所述第一负载管的分管和所述第二负载管的分管的数量均为4个或4个以上。


5.根据权利要求4所述的差分电路，其特征在于，所述差分电路包括第一负载管电路层和第二负载管电路层，所述第一负载管电路层和所述第二负载管电路层均包括所述第一负载管的分管、所述第二负载管的分管和所述du...

【专利技术属性】
技术研发人员：王聪，张永光，殷慧萍，谢育桦，张亮，王静，徐以军，彭新朝，冯玉明，黄穗彪，
申请(专利权)人：珠海格力电器股份有限公司，
类型：发明
国别省市：广东;44