嵌入N通道金属氧化半导体触发式硅控整流装置制造方法及图纸

本发明专利技术公开一种嵌入N通道金属氧化半导体触发式硅控整流装置，其包含一P型基板、至少一整流区域和至少一触发器。整流区域包括一第一N型重掺杂区、一N型井区和一第一P型重掺杂区。或者，硅控整流装置包括一N型基板、一第一P型井区、至少一整流区域和至少一触发器。整流区域包括一第二P型井区、一第一N型重掺杂区和一第一P型重掺杂区。触发器与P型基板或第一P型井区形成至少一个N通道金氧半场效晶体管。触发器独立于整流区。第一P型重掺杂区位于在触发器和第一N型重掺杂区之间。

Triggered silicon controlled rectifier with embedded N-channel metal oxide semiconductor

【技术实现步骤摘要】
嵌入N通道金属氧化半导体触发式硅控整流装置
本专利技术关于一种硅控整流装置，且特别关于一种嵌入N通道金属氧化半导体(NMOS)触发式硅控整流装置。
技术介绍
静电放电(ESD)损坏已成为纳米级互补式金氧半导体(CMOS)制程中制造的CMOS集成电路产品的主要可靠性问题。ESD保护元件通常设计用于释放ESD能量，从而可以防止集成电路芯片的ESD损坏。ESD保护装置的工作原理如图1所示，在集成电路芯片上，静电放电(ESD)保护装置10并联欲保护电路12，当ESD情况发生时，ESD保护装置10瞬间被触发，同时，ESD保护装置10亦可提供一低电阻路径，以供瞬时的ESD电流进行放电，让ESD瞬时电流的能量通过ESD保护装置10得以释放。硅控整流装置展现了强健的静电放电耐受度与每单位面积的电流释放能力。硅控整流装置广泛地作为静电放电保护的芯片上(on-chip)结构。当此芯片上结构整合于一低操作电源的集成电路装置中时，硅控整流装置的高处发电压面对应用上范围的限制。因此，某些进阶式技术，例如齐纳二极管触发式硅控整流器被提出以加强静电放电效能。然而，传统的齐纳二极管触发式硅控整流器占有大面积的硅，亦面对每单位面积的较低电流释放能力的问题。此外，美国专利案号7825473公开一种硅控整流器，其中P通道金氧半场效晶体管位于硅控整流器的阳极与阴极之间，以增加阳极与阴极之间的长度与硅控整流器的导通电阻，使硅控整流器的箝位电压无法有效降低。因此，本专利技术针对上述的困扰，提出一种嵌入N通道金属氧化半导体(NMOS)触发式硅控整流装置，以解决现有技术所产生的问题。
技术实现思路
本专利技术的主要目的，在于提供一种嵌入N通道金属氧化半导体(NMOS)触发式硅控整流装置，其利用N通道金氧半场效晶体管与信号侦测器降低箝位电压与增加释放并未通过N通道金氧半场效晶体管的一静电放电电流的速度，适用于低电压应用。为达上述目的，本专利技术提供一种嵌入N通道金属氧化半导体(NMOS)触发式硅控整流装置，包含一P型基板、至少一整流区域与至少一触发器。整流区域设于P型基板中，并电性连接一阳极与一阴极。整流区域包含一第一N型重掺杂区、一N型井区与一第一P型重掺杂区。第一N型重掺杂区设于P型基板中，并电性连接阴极。N型井区设于P型基板中。第一P型重掺杂区设于N型井区中，并电性连接阳极。触发器设于P型基板与N型井区中，触发器与P型基板形成至少一N通道金氧半场效晶体管，触发器与整流区域彼此独立，第一P型重掺杂区位于触发器与第一N型重掺杂区之间。在本专利技术的一实施例中，硅控整流装置更包含一信号侦测器，其电性连接触发器、阳极与阴极。在一静电放电电压发生在阳极时，信号侦测器接收静电放电电压，以导通N通道金氧半场效晶体管，进而触发第一P型重掺杂区、N型井区、P型基板与第一N型重掺杂区，以释放一静电放电电流。在本专利技术的一实施例中，在静电放电电压消失时，信号侦测器关闭N信道金氧半场效晶体管。在本专利技术的一实施例中，整流区域更包含一第二P型重掺杂区，其设于P型基板，并电性连接阴极。在本专利技术的一实施例中，触发器更包含一第二N型重掺杂区、一第三N型重掺杂区、一介电层与一导电层。第二N型重掺杂区设于P型基板与N型井区中，第一P型重掺杂区位于第一N型重掺杂区与第二N型重掺杂区之间。第三N型重掺杂区设于P型基板中，第三N型重掺杂区与第二N型重掺杂区彼此分离。介电层设于第二N型重掺杂区与第三N型重掺杂区之间的P型基板中。导电层设于介电层上，并电性连接信号侦测器，第二N型重掺杂区、第三N型重掺杂区、介电层、导电层与P型基板形成N通道金氧半场效晶体管。在本专利技术的一实施例中，硅控整流装置更包含一第三P型重掺杂区，其设于P型基板中，并经由一导电线电性连接第三N型重掺杂区。在本专利技术的一实施例中，触发器更包含一第二N型重掺杂区、一第三N型重掺杂区、一第四N型重掺杂区、一介电层与一导电层。第二N型重掺杂区设于N型井区中，第一P型重掺杂区位于第一N型重掺杂区和第二N型重掺杂区之间。第三N型重掺杂区设于P型基板中，并通过一导线电性连接第二N型重掺杂区。第四N型重掺杂区设于P型基板中，第四N型重掺杂区与第三N型重掺杂区彼此分离。介电层设于第三N型重掺杂区和第四N型重掺杂区之间的P型基板上。导电层设于介电层上，并电性连接信号侦测器，第三N型重掺杂区、第四N型重掺杂区、介电层、导电层和P型基板形成N通道金氧半场效晶体管。在本专利技术的一实施例中，硅控整流装置更包含一第三P型重掺杂区，第三P型重掺杂区设于P型基板中，并通过一导线电性连接第四N型重掺杂区。在本专利技术的一实施例中，整流区域更包含两个整流区域，此两个整流区域互相对称。在本专利技术的一实施例中，触发器更包含两个触发器，此两个触发器互相对称。在本专利技术的一实施例中，硅控整流装置更包含一第一P型井区，其设于P型基板中，且触发器设于第一P型井区中。在本专利技术的一实施例中，整流区域更包含一第二P型井区，第二P型井区设于P型基板中，且第一N型重掺杂区设于第二P型井区中。在本专利技术的一实施例中，信号侦测器更包含一电阻、一电容与一反向器。电阻与电容电性串联，并电性连接于阳极与阴极之间，阴极接地。反向器电性连接触发器、阳极、阴极与一节点，节点位于电阻与电容之间。在静电放电电压发生于阳极时，反向器、电阻与电容接收静电放电电压，以导通N通道金氧半场效晶体管。本专利技术亦提供一种嵌入N通道金属氧化半导体(NMOS)触发式硅控整流装置，包含一N型基板、一第一P型井区、至少一整流区域与至少一触发器。第一P型井区设于N型基板中，整流区域设于N型基板中，并电性连接一阳极与一阴极。整流区域包含一第二P型井区、一第一N型重掺杂区与一第一P型重掺杂区。第二P型井区设于N型基板中，第一N型重掺杂区设于第二P型井区中，并电性连接阴极。第一P型重掺杂区设于N型基板中，并电性连接阳极。触发器设于N型基板与第一P型井区中，触发器与第一P型井区形成至少一N通道金氧半场效晶体管，触发器与整流区域彼此独立，第一P型重掺杂区位于触发器与第一N型重掺杂区之间。在本专利技术的一实施例中，硅控整流装置更包含一信号侦测器，其电性连接触发器、阳极与阴极。在一静电放电电压发生在阳极时，信号侦测器接收静电放电电压，以导通N通道金氧半场效晶体管，进而触发第一P型重掺杂区、N型基板、第二P型井区与第一N型重掺杂区，以释放一静电放电电流。在本专利技术的一实施例中，在静电放电电压消失时，信号侦测器关闭N信道金氧半场效晶体管。在本专利技术的一实施例中，整流区域更包含一第二P型重掺杂区，其设于第二P型井区，并电性连接阴极。在本专利技术的一实施例中，触发器更包含一第二N型重掺杂区、一第三N型重掺杂区、一介电层与一导电层。第二N型重掺杂区设于N型基板与第一P型井区中，第一P型重掺杂区位于第一N型重掺杂区与第二N型重掺杂区之间。第三N型重掺杂区设于第一P型井区中，第三N型重掺杂区与第二N型重掺杂区彼此分离。介电层设于第二N型重掺杂区与第三N型重掺杂区之间的第一本文档来自技高网...

【技术保护点】
1.一种嵌入N通道金属氧化半导体触发式硅控整流装置，其特征在于，包含：/n一P型基板；/n至少一整流区域，设于该P型基板中，并电性连接一阳极与一阴极，该至少一整流区域包含：/n一第一N型重掺杂区，设于该P型基板中，并电性连接该阴极；/n一N型井区，设于该P型基板中；以及/n一第一P型重掺杂区，设于该N型井区中，并电性连接该阳极；以及/n至少一触发器，设于该P型基板与该N型井区中，该至少一触发器与该P型基板形成至少一N通道金氧半场效晶体管，该至少一触发器与该至少一整流区域彼此独立，该第一P型重掺杂区位于该至少一触发器与该第一N型重掺杂区之间。/n

【技术特征摘要】
20190926 US 16/583,5441.一种嵌入N通道金属氧化半导体触发式硅控整流装置，其特征在于，包含：
一P型基板；
至少一整流区域，设于该P型基板中，并电性连接一阳极与一阴极，该至少一整流区域包含：
一第一N型重掺杂区，设于该P型基板中，并电性连接该阴极；
一N型井区，设于该P型基板中；以及
一第一P型重掺杂区，设于该N型井区中，并电性连接该阳极；以及
至少一触发器，设于该P型基板与该N型井区中，该至少一触发器与该P型基板形成至少一N通道金氧半场效晶体管，该至少一触发器与该至少一整流区域彼此独立，该第一P型重掺杂区位于该至少一触发器与该第一N型重掺杂区之间。


2.如权利要求1所述的嵌入N通道金属氧化半导体触发式硅控整流装置，其特征在于，更包含一信号侦测器，其电性连接该至少一触发器、该阳极与该阴极，在一静电放电电压发生在该阳极时，该信号侦测器接收该静电放电电压，以导通该至少一N通道金氧半场效晶体管，进而触发该第一P型重掺杂区、该N型井区、该P型基板与该第一N型重掺杂区，以释放一静电放电电流。


3.如权利要求2所述的嵌入N通道金属氧化半导体触发式硅控整流装置，其特征在于，在该静电放电电压消失时，该信号侦测器关闭该至少一N通道金氧半场效晶体管。


4.如权利要求1所述的嵌入N通道金属氧化半导体触发式硅控整流装置，其特征在于，该至少一整流区域更包含一第二P型重掺杂区，其设于该P型基板，并电性连接该阴极。


5.如权利要求1所述的嵌入N通道金属氧化半导体触发式硅控整流装置，其特征在于，该至少一触发器包含：
一第二N型重掺杂区，其设于该P型基板与该N型井区中，该第一P型重掺杂区位于该第一N型重掺杂区与该第二N型重掺杂区之间；
一第三N型重掺杂区，设于该P型基板中，该第三N型重掺杂区与该第二N型重掺杂区彼此分离；
一介电层，设于该第二N型重掺杂区与该第三N型重掺杂区之间的该P型基板中；以及
一导电层，设于该介电层上，并电性连接该信号侦测器，该第二N型重掺杂区、该第三N型重掺杂区、该介电层、该导电层与该P型基板形成该至少一N通道金氧半场效晶体管。


6.如权利要求5所述的嵌入N通道金属氧化半导体触发式硅控整流装置，其特征在于，更包含一第三P型重掺杂区，其设于该P型基板中，并经由一导电线电性连接该第三N型重掺杂区。


7.如权利要求1所述的嵌入N通道金属氧化半导体触发式硅控整流装置，其特征在于，该至少一触发器包含：
一第二N型重掺杂区，其设于该N型井区中，该第一P型重掺杂区位于该第一N型重掺杂区和该第二N型重掺杂区之间；
一第三N型重掺杂区，设于该P型基板中，并通过一导线电性连接该第二N型重掺杂区；
一第四N型重掺杂区，设于该P型基板中，该第四N型重掺杂区与该第三N型重掺杂区彼此分离；
一介电层，设于该第三N型重掺杂区和该第四N型重掺杂区之间的该P型基板上；以及
一导电层，设于该介电层上，并电性连接该信号侦测器，该第三N型重掺杂区、该第四N型重掺杂区、该介电层、该导电层和该P型基板形成该至少一N通道金氧半场效晶体管。


8.如权利要求7所述的嵌入N通道金属氧化半导体触发式硅控整流装置，其特征在于，更包含一第三P型重掺杂区，该第三P型重掺杂区设于该P型基板中，并通过一导线电性连接该第四N型重掺杂区。


9.如权利要求1所述的嵌入N通道金属氧化半导体触发式硅控整流装置，其特征在于，该至少一整流区域的数量为两个并且位置互相对称。


10.如权利要求1所述的嵌入N通道金属氧化半导体触发式硅控整流装置，其特征在于，该至少一触发器的数量为两个并且位置互相对称。


11.如权利要求1所述的嵌入N通道金属氧化半导体触发式硅控整流装置，其特征在于，更包含一第一P型井区，其设于该P型基板中，且该至少一触发器设于该第一P型井区中。


12.如权利要求11所述的嵌入N通道金属氧化半导体触发式硅控整流装置，其特征在于，该至少一整流区域更包含一第二P型井区，该第二P型井区设于该P型基板中，且该第一N型重掺杂区设于该第二P型井区中。


13.如权利要求2所述的嵌入N通道金属氧化半导体触发式硅控整流装置，其特征在于，该信号侦测器包含：
一电阻与一电容，其电性串联，并电性连接于该阳极与该阴极之间，该阴极接地；以及
一反向器，电性连接该至少一触发器、该阳极、该阴极与一节点，该节点位于该电阻与该电容之间，在该静电放电电压发生于该阳极时，该反向器、该电阻与该...

【专利技术属性】
技术研发人员：林昆贤，陈子平，庄哲豪，杨敦智，
申请(专利权)人：晶焱科技股份有限公司，
类型：发明
国别省市：中国台湾;71