一种驱动电路及电子设备制造技术

本申请提供了一种驱动电路及电子设备，涉及电子电路技术领域，驱动电路通过传输线与外部设备连接，其中驱动电路包括M个驱动通道，M为大于0的整数。每一个驱动通道包括：选通电路、滤波电路以及输入/输出IO接口。滤波电路的一端与选通电路连接，滤波电路的另一端与IO接口连接。滤波电路用于对从IO接口输入的电快速瞬变脉冲群EFT进行滤波。由于在驱动电路中设置滤波电路，故在驱动电路与外部设备之间的传输线受EFT干扰，EFT干扰沿着传输线输入驱动电路时，滤波电路能对EFT干扰进行滤波，防止EFT影响驱动电路的性能。其次，在驱动电路中加入滤波电路能使驱动电路通过EFT干扰测试，提高驱动电路的可靠性和稳定性。

A driving circuit and electronic equipment

【技术实现步骤摘要】
一种驱动电路及电子设备
本专利技术涉及电子电路
，尤其涉及一种驱动电路及电子设备。
技术介绍
电快速瞬变脉冲群(ElectricalFastTransient，简称EFT)实验是众多电磁兼容性(ElectroMagneticCompatibility，简称EMC)实验中的重要一项，是目前电子设备在“3C”认证中比较难以通过的一项实验。EFT是一种电磁骚扰源，由于脉冲群可以在电路的输入端产生积累效应，使骚扰电平的幅度最终可能超过电路的噪声容限。另一方面脉冲群的周期较短，每个脉冲波的间隔时间较短，当第一个脉冲波还未消失时，第二个脉冲波紧跟而来。对于电路中的输入电容来说，在未完成放电时又开始充电，因此容易达到较高的电压，这样对电路的正常工作影响甚大。一些驱动芯片用于驱动外部设备时，驱动芯片和外部设备之间需要通过PCB板上的连线进行连接。而PCB板连线容易受到EFT的干扰，进一步将EFT传送至驱动芯片，从而影响驱动芯片的性能。
技术实现思路
由于现有技术中，连接驱动芯片与外部设备之间的PCB板容易受到EFT的干扰，从而进一步影响驱动芯片的性能，本申请提供了一种驱动电路及电子设备。第一方面，本申请实施例提供了一种驱动电路，通过传输线与外部设备连接，包括：M个驱动通道，M为大于0的整数；每一个驱动通道包括：选通电路、滤波电路以及输入/输出IO接口；所述滤波电路的一端与所述选通电路连接，所述滤波电路的另一端与所述IO接口连接；所述滤波电路用于对从所述IO接口输入的电快速瞬变脉冲群EFT进行滤波。可选地，所述滤波电路为低通滤波电路。可选地，所述低通滤波电路包括第一电阻和第一电容；所述第一电阻的一端与所述选通电路连接，所述第一电阻的另一端与所述IO接口连接，所述第一电容的一端与所述第一电阻和所述IO接口之间的节点连接，所述第一电容的另一端接地。可选地，所述滤波电路的截止频率小于所述EFT的频率。可选地，所述选通电路包括：N个选通通道，N为大于0的整数；每个选通通道包括选通开关、信号源，所述选通开关闭合时，所述信号源输出驱动信号至所述外部设备。可选地，所述N个选通通道之间按照预设的切换频率进行切换。可选地，所述滤波电路的截止频率大于所述N个选通通道之间的切换频率。可选地，所述IO接口包括第一二极管和第二二极管；所述第一二极管的正极与所述第二二极管的负极连接，所述第一二极管的负极与电源端连接，所述第二二极管的正极接地；所述滤波电路与所述第一二极管和所述第二二极管之间的节点连接。第二方面，本申请实施例提供了一种电子设备，包括传输线、外部设备以及第一方面所述的驱动电路。可选地，所述驱动电路为液晶显示器LCD驱动电路，所述外部设备为LCD，所述传输线为印刷电路板PCB。本申请实施例中，驱动电路通过传输线与外部设备连接，其中驱动电路包括M个驱动通道，M为大于0的整数。每一个驱动通道包括：选通电路、滤波电路以及输入/输出IO接口。滤波电路的一端与选通电路连接，滤波电路的另一端与IO接口连接。滤波电路用于对从IO接口输入的电快速瞬变脉冲群EFT进行滤波。由于在驱动电路中设置滤波电路，且滤波电路位于IO接口与选通电路之间，故在驱动电路与外部设备之间的传输线受EFT干扰，EFT干扰沿着传输线输入驱动电路时，滤波电路能对EFT干扰进行滤波，防止EFT影响驱动电路的性能。其次，在驱动电路中加入滤波电路能使驱动电路通过EFT干扰测试，提高驱动电路的可靠性和稳定性。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本申请实施例提供的一种驱动电路的结构示意图；图2为本申请实施例提供的一种驱动通道的结构示意图；图3为本申请实施例提供的一种选通电路的结构示意图；图4为本申请实施例提供的一种选通电路的结构示意图；图5为本申请实施例提供的一种驱动电路的结构示意图；图6为本申请实施例提供的一种电子设备的结构示意图。具体实施方式为了使本专利技术的目的、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。图1为本申请实施例提供的一种驱动电路的结构示意图，如图1所示，驱动电路100通过传输线200与外部设备300连接，其中，驱动电路包括M个驱动通道110，M为大于0的整数。每一个驱动通道110包括：选通电路111、滤波电路112以及输入/输出IO接口113。滤波电路112的一端与选通电路111连接，滤波电路的另一端与IO接口113连接。滤波电路112用于对从IO接口113输入的电快速瞬变脉冲群EFT进行滤波。具体实施中，驱动电路100中的驱动通道110的数量根据实际情况确定。驱动电路100中各个驱动通道110可以用于驱动不同的外部设备300，每一个驱动通道110通过一条传输线与对应驱动的外部设备300连接。外部设备300包括但不限于液晶显示器(LiquidCrystalDisplay，简称LCD)、麦克风、音响。驱动电路100与外部设备300之间的传输线可以是印刷电路板(PrintedCircuitBoard，简称PCB)，在PCB板中，各个驱动通道尽可能避免小间距大长度并行走线。由于在驱动电路中设置滤波电路，且滤波电路位于IO接口与选通电路之间，故在驱动电路与外部设备之间的传输线受EFT干扰，EFT干扰沿着传输线输入驱动电路时，滤波电路能对EFT干扰进行滤波，防止EFT影响驱动电路的性能。其次，在驱动电路中加入滤波电路能使驱动电路通过EFT干扰测试，提高驱动电路的可靠性和稳定性。在驱动通道110中，滤波电路112可以是低通滤波器或者带通滤波器。可选地，当滤波电路112为低通滤波电路时，包括第一电阻1121和第一电容1122，如图2所示，第一电阻1121的一端与选通电路111连接，第一电阻1121的另一端与IO接口113连接，第一电容1122的一端与第一电阻1121和IO接口113之间的节点连接，第一电容1122的另一端接地。EFT干扰是一连串的脉冲群，脉冲群重复频率是5KHz，每个脉冲群中的单独子脉冲的上升时间为5ns，维持时间为50ns，因此EFT的频率小于20MHz。EFT实验中，将抗EFT干扰分为四级，第1级对应的电压峰值为500V，第2级对应的电压峰值为1000V，第3级对应的电压峰值为2000V，第4级对应的电压峰值为4000V。为了使驱动电路能通过第四级EFT实验，滤波电路的截止频率小于EFT的频率20MHz，这样才能将EFT干扰滤除。具体实施中，可以取10MHz、5MHz、1MHz等等。<本文档来自技高网...

【技术保护点】
1.一种驱动电路，通过传输线与外部设备连接，其特征在于，包括：/nM个驱动通道，M为大于0的整数；/n每一个驱动通道包括：选通电路、滤波电路以及输入/输出IO接口；/n所述滤波电路的一端与所述选通电路连接，所述滤波电路的另一端与所述IO接口连接；/n所述滤波电路用于对从所述IO接口输入的电快速瞬变脉冲群EFT进行滤波。/n

【技术特征摘要】
1.一种驱动电路，通过传输线与外部设备连接，其特征在于，包括：
M个驱动通道，M为大于0的整数；
每一个驱动通道包括：选通电路、滤波电路以及输入/输出IO接口；
所述滤波电路的一端与所述选通电路连接，所述滤波电路的另一端与所述IO接口连接；
所述滤波电路用于对从所述IO接口输入的电快速瞬变脉冲群EFT进行滤波。


2.如权利要求1所述的驱动电路，其特征在于，所述滤波电路为低通滤波电路。


3.如权利要求2所述的驱动电路，其特征在于，所述低通滤波电路包括第一电阻和第一电容；
所述第一电阻的一端与所述选通电路连接，所述第一电阻的另一端与所述IO接口连接，所述第一电容的一端与所述第一电阻和所述IO接口之间的节点连接，所述第一电容的另一端接地。


4.如权利要求1至3任一所述的驱动电路，其特征在于，所述滤波电路的截止频率小于所述EFT的频率。


5.如权利要求1所述的驱动电路，其特征在于，所述选通电路包括：
N个选...

【专利技术属性】
技术研发人员：彭新朝，殷慧萍，徐以军，黄穗彪，谢育桦，王静，张亮，冯玉明，
申请(专利权)人：珠海格力电器股份有限公司，
类型：发明
国别省市：广东;44