分布式系统中编码器位置的处理方法、控制器及系统技术方案

本申请提供一种分布式系统中编码器位置的处理方法、控制器及系统，涉及自动控制技术领域。该方法可以包括：第一控制器的处理器获取来自第二控制器的检索时间，并向第一控制器的FPGA芯片上的第一可编程单元阵列发送检索时间，使得第一可编程单元阵列从FPGA芯片上的寄存器组中检索该检索时间对应的目标编码器位置，并通过第一控制器的处理器返回给第二控制器。本申请的方案可实现编码器位置的高效定位，使得获取的编码器位置的准确性更高。

Processing method, controller and system of encoder position in distributed system

【技术实现步骤摘要】
分布式系统中编码器位置的处理方法、控制器及系统
本专利技术涉及自动控制
，具体而言，涉及一种分布式系统中编码器位置的处理方法、控制器及系统。
技术介绍
随着社会的不断发展和进步，人们对于工业生产的需求也不断扩增，如何提高工业控制的准确性和效率，是当前所面临的较大难题。现有技术中，在工业生产的过程中，在对工业生产线上编码器的位置等信息进行处理时，是通过人工进行控制，也即，采用流水线的生产方式，人工确定编码器的位置，并控制相应的处理设备对编码器的位置所对应的目标物体进行处理。但是，由于采用人工的方式进行编码器位置等信息的确定，一方面使得编码器信息的处理效率较低，另一方面，获取的编码器信息准确性也较低，从而导致工业生产效率较低。
技术实现思路
本专利技术的目的在于，针对上述现有技术中的不足，提供一种分布式系统中编码器位置的处理方法、控制器及系统，以解决现有技术中存在的编码器信息处理效率较低，获取的编码器信息准确性也较低，从而导致工业生产效率较低的问题。为实现上述目的，本专利技术实施例采用的技术方案如下：第一方面，本申请实施例提供了一种分布式系统中编码器位置的处理方法，所述方法应用于包括：处理器和现场可编程门阵列FPGA芯片的第一控制器，所述FPGA芯片上集成有第一可编程单元阵列，和寄存器组，所述寄存器组中预先锁存有至少一个时间和编码器位置的对应关系；所述方法包括：所述第一控制器的处理器获取来自第二控制器的检索时间；所述第一控制器的处理器向所述第一可编程单元阵列发送所述检索时间，使得所述第一可编程单元阵列从所述寄存器组中检索所述检索时间对应的目标编码器位置；所述第一控制器的处理器接收所述第一可编程单元阵列返回的检索结果，所述检索结果包括：所述目标编码器位置；所述第一控制器的处理器将所述检索结果传输至所述第二控制器。可选地，所述第一可编程单元阵列从所述寄存器组中检索所述检索时间对应的目标编码器位置，包括：所述第一可编程单元阵列从所述寄存器组查询所述检索时间；若查询到所述检索时间，则所述第一可编程单元阵列确定所述检索时间对应的编码器位置为所述目标编码器位置；若查询不到所述检索时间，则所述第一可编程单元阵列确定距离所述检索时间最近的时间对应的编码器位置为所述目标编码器位置。可选地，所述检索结果还包括：第一命中标识或第二命中标识，所述第一命中标识用于指示所述寄存器组中具有所述检索时间；所述第二命中标识用于指示所述寄存器组中不具有所述检索时间。可选地，所述第一可编程单元阵列从所述寄存器组查询所述检索时间，包括：所述第一可编程单元阵列采用循环读写的方式，从所述寄存器组中查询所述检索时间；相应的，所述若查询到所述检索时间，则所述第一可编程单元阵列确定所述检索时间对应的编码器位置为所述目标编码器位置，包括：若在所述寄存器组的当前表项查询到所述检索时间，则从所述当前表项中确定所述检索时间对应的编码器位置为所述目标编码器位置；相应的，所述若查询不到所述检索时间，则所述第一可编程单元阵列确定距离所述检索时间最近的时间对应的编码器位置为所述目标编码器位置，包括：若在所述当前表项查询不到所述检索时间，则继续检索所述寄存器组中的其它表项，直至遍历完所述寄存器组的所有表项，确定距离所述检索时间最近的时间对应的编码器位置为所述目标编码器位置。可选地，若所述检索时间位于两个时间之间，则所述目标编码器位置为所述两个时间对应的编码器位置的均值。可选地，所述FPGA芯片上还集成有第二可编程单元阵列以及编码器单元，所述编码器单元连接所述第一控制器对应的编码器；所述方法还包括：所述第二可编程单元阵列从所述编码器单元获取所述第一控制器对应的编码器的位置；所述第一控制器对应的编码器的位置，为所述编码器单元根据获取的编码器信号得到的位置；所述第二可编程单元阵列从本地时钟获取所述第一控制器的本地时间；所述第二可编程单元阵列对获取的所述第一控制器对应的编码器的位置、以及所述第一控制器的本地时间进行锁存；所述第二可编程单元阵列将所述第一控制器对应的编码器的位置，以及所述第一控制器的本地时间的对应关系写入所述寄存器组中。可选地，所述FPGA芯片上还集成有数字输入通道和滤波单元，所述滤波单元位于所述数字输入通道和所述第二可编程单元阵列之间；所述方法还包括：所述滤波单元对所述数字输入通道接收的外部输入信号进行滤波处理；所述第二可编程单元阵列获取经所述滤波单元处理之后的所述外部输入信号。可选地，所述第二可编程单元阵列获取经所述滤波单元处理之后的所述外部输入信号之前，所述方法还包括：所述第二可编程单元阵列获取来自所述第一控制器的处理器的锁存配置参数。可选地，所述锁存配置参数包括：锁存源信息、锁存输入输出引脚信息、锁存模式信息；所述锁存源信息用于指示所述第一控制器对应的编码器的外部触发源；所述锁存输入输出引脚信息用于指示所述数字输入通道的输入引脚；所述锁存模式信息用于指示所述第一控制器对应的编码器的位置锁存模式。可选地，所述第二可编程单元阵列将所述第一控制器对应的编码器的位置，以及所述第一控制器的本地时间的对应关系写入所述寄存器组中之前，包括：所述第二可编程单元阵列根据所述锁存模式信息，触发所述第一控制器对应的编码器的位置锁存功能。可选地，所述第二可编程单元阵列将所述第一控制器对应的编码器的位置，以及所述第一控制器的本地时间的对应关系写入所述寄存器组中，包括：所述第二可编程单元阵列采用预设的存储周期，将所述第一控制器对应的编码器的位置，以及所述第一控制器的本地时间的对应关系写入所述寄存器组中；所述存储周期大于所述数字输入通道至所述寄存器组的网络延时。可选地，所述方法还包括：所述第一控制器的处理器接收来自所述第二控制器的清零指令，并将所述清零指令传输至所述第二可编程单元阵列；所述第二可编程单元阵列根据所述清零指令，对锁存的所述第一控制器对应的编码器的位置、以及所述第一控制器的本地时间执行清零操作。可选地，所述第一控制器的处理器将所述检索结果传输至所述第二控制器，包括：所述第一控制器的处理器采用实时以太网报文将所述检索结果传输至所述第二控制器。可选地，所述检索时间为所述第二控制器根据所述第一控制器的处理器对应位置的节点控制需求下发的时间。第二方面，本申请实施例还提供一种控制器，包括：处理器和现场可编程门阵列FPGA芯片，所述FPGA芯片上集成有第一可编程单元阵列，和寄存器组，所述寄存器组中预先锁存有至少一个时间和编码器位置的对应关系；所述处理器，用于获取来自其它控制器的检索时间，并向所述第一可编程单元阵列发送所述检索时间；所述第一可编程单元阵列，用于从所述寄存器组中检索所述检索时间对应的目标编码器位置，并向所述处理器返回检索结果，所述检索结果包括：所述本文档来自技高网...

【技术保护点】
1.一种分布式系统中编码器位置的处理方法，其特征在于，所述方法应用于包括：处理器和现场可编程门阵列FPGA芯片的第一控制器，所述FPGA芯片上集成有第一可编程单元阵列，和寄存器组，所述寄存器组中预先锁存有至少一个时间和编码器位置的对应关系；所述方法包括：/n所述第一控制器的处理器获取来自第二控制器的检索时间；/n所述第一控制器的处理器向所述第一可编程单元阵列发送所述检索时间，使得所述第一可编程单元阵列从所述寄存器组中检索所述检索时间对应的目标编码器位置；/n所述第一控制器的处理器接收所述第一可编程单元阵列返回的检索结果，所述检索结果包括：所述目标编码器位置；/n所述第一控制器的处理器将所述检索结果传输至所述第二控制器。/n

【技术特征摘要】
1.一种分布式系统中编码器位置的处理方法，其特征在于，所述方法应用于包括：处理器和现场可编程门阵列FPGA芯片的第一控制器，所述FPGA芯片上集成有第一可编程单元阵列，和寄存器组，所述寄存器组中预先锁存有至少一个时间和编码器位置的对应关系；所述方法包括：
所述第一控制器的处理器获取来自第二控制器的检索时间；
所述第一控制器的处理器向所述第一可编程单元阵列发送所述检索时间，使得所述第一可编程单元阵列从所述寄存器组中检索所述检索时间对应的目标编码器位置；
所述第一控制器的处理器接收所述第一可编程单元阵列返回的检索结果，所述检索结果包括：所述目标编码器位置；
所述第一控制器的处理器将所述检索结果传输至所述第二控制器。


2.根据权利要求1所述的方法，其特征在于，所述第一可编程单元阵列从所述寄存器组中检索所述检索时间对应的目标编码器位置，包括：
所述第一可编程单元阵列从所述寄存器组查询所述检索时间；
若查询到所述检索时间，则所述第一可编程单元阵列确定所述检索时间对应的编码器位置为所述目标编码器位置；
若查询不到所述检索时间，则所述第一可编程单元阵列确定距离所述检索时间最近的时间对应的编码器位置为所述目标编码器位置。


3.根据权利要求2所述的方法，其特征在于，所述检索结果还包括：第一命中标识或第二命中标识，所述第一命中标识用于指示所述寄存器组中具有所述检索时间；所述第二命中标识用于指示所述寄存器组中不具有所述检索时间。


4.根据权利要求2所述的方法，其特征在于，所述第一可编程单元阵列从所述寄存器组查询所述检索时间，包括：
所述第一可编程单元阵列采用循环读写的方式，从所述寄存器组中查询所述检索时间；
相应的，所述若查询到所述检索时间，则所述第一可编程单元阵列确定所述检索时间对应的编码器位置为所述目标编码器位置，包括：
若在所述寄存器组的当前表项查询到所述检索时间，则从所述当前表项中确定所述检索时间对应的编码器位置为所述目标编码器位置；
相应的，所述若查询不到所述检索时间，则所述第一可编程单元阵列确定距离所述检索时间最近的时间对应的编码器位置为所述目标编码器位置，包括：
若在所述当前表项查询不到所述检索时间，则继续检索所述寄存器组中的其它表项，直至遍历完所述寄存器组的所有表项，确定距离所述检索时间最近的时间对应的编码器位置为所述目标编码器位置。


5.根据权利要求1所述的方法，其特征在于，所述FPGA芯片上还集成有第二可编程单元阵列以及编码器单元，所述编码器单元连接所述第一控制器对应的编码器；所述方法还包括：
所述第二可编程单元阵列从所述编码器单元获取所述第一控制器对应的编码器的位置；所述第一控制器对应的编码器的位置，为所述编码器单元根据获取的编码器信号得到的位置；
所述第二可编程单元阵列从本地时钟获取所述第一控制器的本地时间；
所述第二可编程单元阵列对获取的所述第一控制器对应的编码器的位置、以及所述第一控制器的本地时间进行锁存；
所述第二可编程单元阵列将所述第一控制器对应的编码器的位置，以及所述第一控制器的本地时间的对应关系写入所述寄存器组中。

【专利技术属性】
技术研发人员：刘雄，石金博，陈理辉，
申请(专利权)人：东莞市李群自动化技术有限公司，
类型：发明
国别省市：广东;44