一种片上可配置中断控制系统电路技术方案

本发明专利技术涉及一种片上可配置中断控制系统电路，包括中断源模块、时钟复位模块、控制寄存器、N个中断状态处理模块、中断源配置模块、优先级编码器、悬挂寄存器自清零信号产生逻辑、中断向量地址产生器；所述的N≥2；本发明专利技术针对不同中断源需求的片上系统可重复利用，不需要重新设计，只需通过软件进行寄存器配置，自由裁减，中断控制系统电路可复用性高，减少电路重新设计资源浪费和电路功能可靠性问题。

A circuit of on chip configurable interrupt control system

【技术实现步骤摘要】
一种片上可配置中断控制系统电路
本专利技术属于计算机
，涉及高性能处理器、数字信号处理器(DSP)，集成电路设计和制造，特别涉及到一种片上可配置中断控制系统电路的实现方法。
技术介绍
中断控制系统是高性能处理器、数字信号处理器多种类型芯片中的重要功能逻辑。能够适用于不同片上处理器中断需求的可配置中断控制系统电路，目前在现有文献中鲜有报道。一个设计性能好的中断控制系统电路需要满足：实现结构简单，运行效率高，占用资源少，重用性强，面积小等特点，而公开的中断控制系统电路设计鲜有报道，主要在处理器中对原理加以说明，传统中断系统设计大部分都是根据不同的处理器来设计不同的中断系统，由于不同的处理器结构和软件指令不完全相同，因此中断系统也是采用不同的设计，这样就带来了设计资源极大浪费，同时，重新逻辑设计的电路在片上实现，也可能带来功能的不确定性；传统中断控制系统电路的时序单元多采用触发器结构设计实现相比采用LATCH结构设计面积会偏大，而对于在需求微小型化片上系统领域应用，基于触发器设计的电路会存在面积偏大的缺点。<br>
技术实现思路
<本文档来自技高网...

【技术保护点】
1.一种片上可配置中断控制系统电路，其特征在于包括：中断源模块、时钟复位模块、控制寄存器、N个中断状态处理模块、中断源配置模块、优先级编码器、悬挂寄存器自清零信号产生逻辑、中断向量地址产生器；所述的N≥2；/n时钟复位模块，产生系统工作时钟和全局复位信号，将全局复位信号送至控制寄存器，将系统工作时钟和全局复位信号分别送至每个中断状态处理模块；/n控制寄存器，在收到全局复位信号后，从外部接收控制信息并进行存储，并将控制信息发送至每个中断状态处理模块以及中断向量地址产生控制信息；/n中断源模块，将N个中断源信息分别发送至N个中断状态处理模块；并根据需求配置相应级数的中断源，并将对应的级数控制信息发...

【技术特征摘要】
1.一种片上可配置中断控制系统电路，其特征在于包括：中断源模块、时钟复位模块、控制寄存器、N个中断状态处理模块、中断源配置模块、优先级编码器、悬挂寄存器自清零信号产生逻辑、中断向量地址产生器；所述的N≥2；
时钟复位模块，产生系统工作时钟和全局复位信号，将全局复位信号送至控制寄存器，将系统工作时钟和全局复位信号分别送至每个中断状态处理模块；
控制寄存器，在收到全局复位信号后，从外部接收控制信息并进行存储，并将控制信息发送至每个中断状态处理模块以及中断向量地址产生控制信息；
中断源模块，将N个中断源信息分别发送至N个中断状态处理模块；并根据需求配置相应级数的中断源，并将对应的级数控制信息发送至中断源配置模块，根据外部应用系统中断需求来触发N个中断源信息发出N个中断请求信号；
每个中断状态处理模块，在系统工作时钟和全局复位信号控制下，完成初始化，并根据接收的中断源模块发送来的中断源信息，生成中断信号至中断源配置模块，根据控制寄存器发送的控制信息将外部系统发送到数据总线或者中断源模块发送来的中断源信息的中断请求信号写入中断状态处理模块内部寄存器，同时根据控制信息将中断状态处理模块内部寄存器存储的中断信号发送至数据总线供外部系统调用；根据接收的中断自清零信息完成内部寄存器状态自清零；
中断源配置模块，根据接收的级数控制信息对接收的N个中断状态处理模块发送的中断信号进行选通或屏蔽处理后输出给优先级编码器；
优先级编码器，对接收的中断信号经过优先级排列后产生中断状态标志信号和N位中断信号，将N位中断信号输出到悬挂寄存器自清零信号产生逻辑和中断向量地址产生器，中断状态标志信号发送到外部系统，用于通知外部系统本中断控制系统正在执行中断进程；
悬挂寄存器自清零信号产生逻辑，接收优先级编码器发送来的N位中断信号后经过逻辑处理产生N位中断自清零信息，将N位中断自清零信息对应发送给中断状态处理模块；
中断向量地址产生器，接收优先级编码器发送来的N位中断信号，在控制寄存器发送的控制信息控制下产生中断向量地址数据，并将中断向量地址数据发送到数据总线，外部系统根据接收的中断中断状态标志信号启动外部系统中断执行进程，取走中断向量地址数据发送到数据总线的数据，该数据作为外部系统程序中断服务程序的入口地址。


2.根据权利要求1所述的一种片上可配置中断控制系统电路，其特征在于：所述的中断源模块通过中断源配置寄存器配置级数控制信息；所述的中断源配置寄存器为N位寄存器，每位通过设置控制信号ctrli(i＝0～N-1)与一个中断状态处理模块相对应：当ctrli＝1时，表明选择该寄存器位对应的中断状态处理模块，当ctrli＝0时，放弃该中断状态处理模块；根据需要的中断源个数需求，令相应位数的ctrli＝1，得到最终的级数控制信息。


3.根据权利要求2所述的一种片上可配置中断控制系统电路，其特征在于：根据需要的中断源个数需求，按照ctrli的顺序，从i＝0开始，令相应位数的ctrli＝1，得到最终的级数控制信息。


4.根据权利要求1所述的一种片上可配置中断控制系统电路，其特征在于：所述的中断状态处理模块包含跳变检测器、中断悬挂寄存器、中断屏蔽寄存器、寄存器数据读写模块、中断信号输出与屏蔽禁止控制模块。
跳变检测器对接收的每位中断源信息进行判断若中断源信息有由低到高跳变则输出中断请求信号给中断悬挂寄存器，中断悬挂寄存器接收中断请求信号后向跳变检测器返回跳变检测清零信号用于将将跳变检测器状态清零；
中断悬挂寄存器根据控制寄存器发送的控制信息，将所述的中断请求信号或者从数据总线获取的软件中断请求信号数据写入；
中断屏蔽寄存器根据控制寄存器发送的控制信息，从数据总线获取的软件中断请求屏蔽使能信号数据写入；
在控制寄存器发送的控制信息的控制下，从中断悬挂寄存器、中断屏蔽寄存器读出中断信号数据和中断屏蔽使能信号数据，并中断信号数据和中断屏蔽使能信号数据至寄存器数据读取模块和中断信号输出与屏蔽禁止控制模块；
在控制寄存器发送的控制信息的控制下，寄存器数据读取模块将接收的中断信号数据和中断屏蔽使能信号数据输出到数据总线，外部系统访问数据总线用于判断中断屏蔽寄存器和中断悬挂寄存器的状态；中断信号输出与屏蔽禁止控制模块根据中断屏蔽寄存器中断屏蔽使能信号数据状态判断屏蔽是否有效...

【专利技术属性】
技术研发人员：张永波，张奇荣，车德亮，张龙，
申请(专利权)人：北京时代民芯科技有限公司，北京微电子技术研究所，
类型：发明
国别省市：北京;11