一种基于网络接口的分布式高速数据采集系统技术方案

本发明专利技术公开了一种基于网络接口的分布式高速数据采集系统，通过多个ADC模块进行Interleaved分段数据高速采集，然后通过高速以太网络，在上位机进行数据处理，其中每一路ADC模块都包含一个基于ZYNQ Ultrascale FPGA控制芯片，分段数据采集模块与开发者设计的模拟通道之间的通信接口，把采集模块得到的数据送入数据存储模块，再通过高速DMA总线方式将数据送入PS中进行处理，最后将数据通过以太网络上传到上位机服务器，服务器对数据进行处理重建高速采集系统波形。本发明专利技术的有益效果是兼容性好，可扩展性强，数据存储深度大，功耗低，体积小，安装使用便携。

A distributed high speed data acquisition system based on network interface

【技术实现步骤摘要】
一种基于网络接口的分布式高速数据采集系统
本专利技术属于通信
，涉及一种基于网络接口的分布式高速数据采集系统。
技术介绍
随着科学技术的高速发展，在通信、医疗、航空航天、高能物理、大规模集成电路等研究领域，电信号呈现出高度复杂化的发展趋势，主要体现在：信号频率的上限、信号带宽的不断扩展、非平稳特性以及信息量的急剧增长、瞬态信号等例如在5G通信系统进行开发调试和高频信号的眼图分析，根据奈奎斯特采样定理，采样率指标至少要求20GSPS，带宽5GHz。在安防监控领域针的PCIExpress，DDR4高速串行协议接口的数据链路进行信号完整性测试和一致性分析，需要采样率至少24GSPS的高端电子测量仪器进行测试。在高能物理研究领域，粒子碰撞，电缆局部放电等研究领域，对宽带、高频、瞬态等复杂电信号的测量给数据采集系统提出了新的挑战。数字存储示波器(DigitalStorageOscilloscope,DSO)作为能在时域上直观反映被测信号的测量仪器，在电子信号测量的相关领域里有着不可替代的地位。高实时采样率、高带宽、高采样精度和高存储深度是数据采集系统亘古不变的追求，它反映了数据采集系统捕获宽带、瞬态、大动态范围信号的能力。由于国内材料、集成电路工艺等因素限制了高采样率ADC技术指标的快速提升，同时也限制了国产数字示波器的最高实时采样率指标的提升。由此可见，高速ADC器件的发展水平限制了我国高速数据采集系统的发展与进步。为了解决这一核心问题：一是加大在集成电路技术上的研究投入，力争尽快提高国产ADC等器件的性能指标；二就是通过对超高速并行采集系统架构的研究与创新，从而提升采集系统的采样率。数据采集系统的核心指标是模拟带宽、采样率、存储深度、垂直分辨率等。数字存储示波器作为采集系统在时域测量领域的主要应用，其发展现状与趋势代表了数据采集与存储系统的研究方向。美国的是德科技(Keysight，原安捷伦)、泰克(Tektronix)、力科(Lecroy)是在高端示波器领域处于领先地位的三大厂商。这些公司生产的示波器不仅品种覆盖范围广而且各类核心指标极高，占据了全球大部分的市场。泰克公司的宽带高性能示波器DPO70000SX系列最高可以捕获达到70GHz具有低噪声的信号，利用异步时序交织(AsynchronousTimingInterweaving)技术使采样率最高可达200GSPS，拥有1Gpts的存储深度。是德科技公司推出的InfiniiumZ系列示波器，凭借RealEdge专利技术将其带宽扩展到63GHz，采样率高达160GSPS，拥有业内最高的2Gpts存储深度。力科公司生产的LabMaster10Zi系列示波器采样率240GSPS，模拟带宽可达100GHz，是目前全球最高带宽的数字示波器，它打破了通道障碍提供了更多的带宽密度。国内示波器行业发展较晚，但近年来在市场竞争下也在各项技术创新上有巨大的进步。目前国内示波器研发位于前列的代表性有江苏绿杨(Lvyang)，普源精电(Rigol)等民营企业，以及电子科技大学、中电集团第四十一研究所等机构。江苏绿杨公司的LDP60000系列示波器最高采样率可达5GSPS，单通道存储深度128Mpts。目前由电子科技大学研制的示波器，该采集系统仅有一个20GSPS的采样通道，带宽为2.5GHz，垂直分辨率8bit，利用DSP作为系统控制与显示的核心，数据处理能力较为不足。由于国内企业技术不够成熟且能进口采购得的ADC芯片最高采样率为5GSPS，国内很难有同时兼具高采样率、高垂直分辨率、高存储深度的等指标的高端示波器产品。所以本专利技术对于高速高清晰采集与存储系统的研究，能够为填补国内这块空白做出贡献。
技术实现思路
本专利技术的目的在于提供一种基于网络接口的分布式高速数据采集系统，本专利技术的有益效果是兼容性好，可扩展性强，数据存储深度大，功耗低，体积小，安装使用便携。本专利技术所采用的技术方案是通过多个ADC模块进行Interleaved分段数据高速采集，然后通过高速以太网络，在上位机进行数据处理，其中每一路ADC模块都包含一个基于ZYNQUltrascaleFPGA控制芯片，分段数据采集模块与开发者设计的模拟通道之间的通信接口，把采集模块得到的数据送入数据存储模块，再通过高速DMA总线方式将数据送入PS中进行处理，最后将数据通过以太网络上传到上位机服务器，服务器对数据进行处理重建高速采集系统波形。进一步，控制平台的分段采集工作流程为模拟输入信号经过触发电路后，通过同步时钟交错采样获得高速数字信号数据，将这些数据满足触发条件则将时钟数据为起始标志连续将测量存入DDR数据存储模块，数据通过DMA经过网络上传重建信号波形，ZYNQ内部采用AXI总线连接PS和PL。进一步，基于时间交替并行采样的高速数据采集系统中每个ADC模块由一片ADC9213实现高速的采样，各路采样时钟之间的相位相差2*π/N，LVDS的电平标准，采集系统N路ADC需要N路相位可调的低抖动采样时钟，整个采集系统由N路分布interleaved并行的ADC组成，每片ADC的采样率是系统总采样率fs的1/N，ADC1、…、ADCN依次对输入波形进行采样，相邻两个采样点之间的时间间隔Ts＝1/fs，采样时钟SCLK1、…、SCLKN依次错开一个固定的相位2*π/N，在后端网络上传后进行数据处理拼合重组，实现多片ADC模块构成的超高速采集系统，由于ADC芯片采用JESD204B高速串行接口，可以实现高速数据传输，信号经过模拟通道的调理后，经由ADC采样，等待同步触发脉冲到来后，将一定长度的波形数据数据刷入PL侧DDR，波形长度以数据帧为单位；当PLDDR达到满足规定阈值的帧数时，将DDR中的数据，通过DMA的方式搬运至PSDDR侧，PS软件则可通过以太网TCP协议，把数据传输至上位机系统，上位机通过网关系统采集N块板卡的数据，通过软FIFO的方式，对齐数据，并进行N路数据拼接，实现提升采样率的目的。进一步，数据流过程为通过脉冲同步采集，N块ADC卡分别在PLDDR存储M帧数据，完成数据同步采集后，通过网络通信方式将N路数据汇集成{N，M}数据块，进行数据拼接，N片ADC脉冲数据拼合后的形成最终最终波形，由于N路FPGA中BUFR复位的不同步导致数据失配，通过基于ADC测试数据的BUFR同步自校正方法，实现参数D最佳延迟值的设定，保证单ADC数据的稳定同步。附图说明图1是基于网络接口的分布并行架构的高速脉冲数据分段采集系统架构；图2是ADC模块架构；图3是基于时间交替并行采样的高速数据采集系统简化模型。具体实施方式下面结合具体实施方式对本专利技术进行详细说明。本专利技术通过多个ADC模块进行Interleaved分段数据高速采集，然后通过高速以太网络，在上位机进行数据处理，以及高速分段采集脉冲数据显示如图1。由于采用分布式Interleaved分段数据采集架构，其数据存储深度，数据传输瓶颈的得到有效改善。并且多模块化高速采样实现成本得到有效控制。其中每一路ADC模块都本文档来自技高网...

【技术保护点】
1.一种基于网络接口的分布式高速数据采集系统，其特征在于：通过多个ADC模块进行Interleaved分段数据高速采集，然后通过高速以太网络，在上位机进行数据处理，其中每一路ADC模块都包含一个基于ZYNQ Ultrascale FPGA控制芯片，分段数据采集模块与开发者设计的模拟通道之间的通信接口，把采集模块得到的数据送入数据存储模块，再通过高速DMA总线方式将数据送入PS中进行处理，最后将数据通过以太网络上传到上位机服务器，服务器对数据进行处理重建高速采集系统波形。/n

【技术特征摘要】
1.一种基于网络接口的分布式高速数据采集系统，其特征在于：通过多个ADC模块进行Interleaved分段数据高速采集，然后通过高速以太网络，在上位机进行数据处理，其中每一路ADC模块都包含一个基于ZYNQUltrascaleFPGA控制芯片，分段数据采集模块与开发者设计的模拟通道之间的通信接口，把采集模块得到的数据送入数据存储模块，再通过高速DMA总线方式将数据送入PS中进行处理，最后将数据通过以太网络上传到上位机服务器，服务器对数据进行处理重建高速采集系统波形。


2.按照权利要求1所述一种基于网络接口的分布式高速数据采集系统，其特征在于：控制平台的分段采集工作流程为模拟输入信号经过触发电路后，通过同步时钟交错采样获得高速数字信号数据，将这些数据满足触发条件则将时钟数据为起始标志连续将测量存入DDR数据存储模块，数据通过DMA经过网络上传重建信号波形，ZYNQ内部采用AXI总线连接PS和PL。


3.按照权利要求1所述一种基于网络接口的分布式高速数据采集系统，其特征在于：基于时间交替并行采样的高速数据采集系统中每个ADC模块由一片ADC9213实现高速的采样，各路采样时钟之间的相位相差2*π/N，LVDS的电平标准，采集系统N路ADC需要N路相位可调的低抖动采样时钟，整个采集系统由N路分布interleaved并行的ADC组成，每片A...

【专利技术属性】
技术研发人员：于爱华，侯北平，李刚，朱广信，宣皓滢，张超，王力，
申请(专利权)人：浙江科技学院，
类型：发明
国别省市：浙江;33