一种基于FPGA的图像编解码与网络传输的方法与装置制造方法及图纸

本发明专利技术公开了一种基于FPGA的图像编解码与网络传输的方法与装置。FPGA分别在编、解码端上位机的配置指令下，实现对JPEG2000编解码芯片、网络通信芯片等的配置和控制。编码端接收视频图像，将其转换为数字格式，由JPEG2000编码芯片对采集到的视频图像进行编码。编码芯片输出的编码数据经缓冲后，被送入以网络通信芯片，以生成网络数据报文并发送至以太网。解码端通过读取网络通信芯片的网络数据报文，实现以太网上视频图像数据的接收。解码端将网络报文数据缓冲后送入JPEG2000解码芯片进行图像解码，而后还原并显示视频图像。本发明专利技术充分发挥了每个部分的功能，满足视频图像编解码的实时性及网络传输的要求。

A method and device of image codec and network transmission based on FPGA

【技术实现步骤摘要】
一种基于FPGA的图像编解码与网络传输的方法与装置
本专利技术涉及视频图像编解码的系统设计
，以及数据的网络传输领域。
技术介绍
JPEG2000作为JPEG的后继者，与传统的基于离散余弦变换的JPEG标准不同，JPEG2000基于离散小波变换，采用最优截断功能的嵌入式编码技术EBCOT获得先进的压缩性能。实现JPEG2000图像解码的硬件方案中，总的来说主要有基于FPGA进行的硬件算法实现、基于DSP处理器的系统实现以及采用专用集成电路实现这几种方式。其中基于FPGA平台的硬件实现方式虽然可以加快处理速度，但是算法的数字电路设计实现也具有很高的难度，设计较为复杂并且工作量极大。基于DSP处理器的实现方式运算量比较大，由于其处理的串行性，对于编解码实时性的实现带来了很大的难度，处理效果不尽理想，容易出错；该实现方式一般只用于JPEG2000编解码处理的核心部分的实现，不是对整个过程实现。而采用专用集成电路实现则可以相对很好地解决上述问题，通过将编解码算法采用数字电路设计的硬件方式实现并流片，充分利用硬件的特点来提高算法的速度并且具有解码效率高、图像质量好等优点，同时可以在硬件系统中以满足其时序要求的情况下方便地使用。现代视频编图像解码的应用领域中，越来越多的现场编解码设备需要扩展网络功能以实现远程控制和数据传输。以太网以其成本低、易于集成和传输距离较远等方面的优势得到了广泛应用。要实现以太网接口的关键是如何实现复杂的TCP/IP协议栈，目前总共有以下几种方案。程序员利用网络编程语言在装有操作系统和网卡驱动程序的计算机上编程，是可以实现网络协议的。这方案简单、灵活，但是不满足系统小型化、低功耗的要求。而且在极端恶劣的环境下，系统会出现死机等现象，可靠性差。现在市场上许多主流的微处理器、DSP、FPGA都集成了MAC控制器，通过MAC来驱动PHY芯片。这种方案适合用于产品功能复杂的应用环境，但设计人员必须了解复杂的网络传输协议并通过软件来实现，这样将延长产品的开发周期，并占用大量的系统资源。目前韩国某公司推出了多款集成度非常高的以太网通信芯片，它们不仅集成了MAC、PHY，还增加了固件通信协议支持，包括：TCP、UDP、ICMP、ARP及IGMP等。它们可以支持10M/100M以太网数据通信，但不支持1000M以太网。单片机、FPGA等处理器不需要实现复杂的通信协议通过寄存器配置和直接访问这类芯片就可以实现以太网通信。使用硬件协议栈以太网芯片的另一个好处就是降低了对主处理器的依赖即降低了硬件复杂度。现场可编程门阵列(Field-ProgrammableGateArray，以下简称FPGA)，是半定制电路的一种，具有很高的灵活性，同时具有非常丰富的逻辑门电路，因此可扩展性很高。在一片FPGA中可以实现多片小规模电路芯片构成的电路功能，可以节省电路板的空间，提高系统可靠性。FPGA开发者可以通过软件编程，实现对该硬件的结构和工作方式进行重构。FPGA的可编程性使得在设计原型上的任何修改都非常容易并且快速的实现。与单片机、DSP等芯片相比，FPGA传输速度更快，时间控制精度更高，多兼容性接口，能够更快对系统做出响应，且在并行处理上的具有天然优势；与CPLD相比，FPGA更适合完成时序逻辑。
技术实现思路
本专利技术提供了一种基于FPGA的图像编解码与网络传输的方法与装置，能够满足视频图像编解码的实时性及网络传输的要求。为了达到此目的，本专利技术采用以下技术方案：根据本专利技术的第一方面的一种基于FPGA的图像编解码与网络传输的方法，其特征在于，包括以下步骤：S1、指令获取：获取用户通过上位机发送的配置指令；S2、编解码配置：对编码端和解码端的JPEG2000编解码芯片进行初始化以及对视频A/D芯片、视频D/A芯片进行初始化；S3、网络通信配置：对编码端和解码端的网络通信芯片进行初始化；S4、视频图像采集及编码：将PAL制式视频进行转换，输出标准格式的数字化视频图像数据；对采集到的视频图像数据进行JPEG2000编码；S5、数据发送：从JPEG2000编码芯片获取编码后的视频图像数据，缓存后发送到编码端网络通信芯片，进而按照TCP/IP协议将编码后的视频图像数据发送至以太网；S6、数据接收：通过以太网按照TCP/IP协议接收网络数据报文，从解码端网络通信芯片获取编码后的视频图像数据，缓存后发送给JPEG2000解码芯片；S7、视频图像解码及还原：完成JPEG2000编码格式的视频图像数据的解码，通过视频D/A芯片将解码后的数字视频图像还原为PAL制式，并连接显示设备复现视频图像。在上述方面中，所述方法还包括在编码端FPGA内部构建通信与控制流程，具体步骤为：1)通过访问编码端的串口控制芯片，读取用户通过编码端上位机串口发送的配置指令，获取JPEG2000编码芯片、编码端网络通信芯片、视频A/D芯片的配置参数；2)连接JPEG2000编码芯片的数据总线和地址总线，内部产生时序控制电路控制JPEG2000编码芯片的片选信号、读使能信号、写使能信号的输出，实现对JPEG2000编码芯片的配置；连接视频A/D芯片的I2C接口，内部模拟I2C接口主控端实现视频A/D芯片的配置；3)连接编码端网络通信芯片的数据总线和地址总线，内部产生时序控制电路控制网络通信芯片的片选信号、读使能信号、写使能信号的输出，实现对编码端网络通信芯片的配置；4)按照步骤2)所述控制方法，读取JPEG2000编码芯片输出的编码数据；5)构建视频图像编码到网络发送的数据通道，并在通道上设置缓冲区用于缓存编码数据，并对该数据进行数据格式转换；按照步骤3)所述控制方法，将编码数据写入编码端网络通信芯片，以实现网络数据发送。在上述方面中，所述方法还包括在解码端FPGA内部构建通信与控制流程，具体步骤为：1)通过访问解码端的串口控制芯片，读取用户通过解码端上位机串口发送的配置指令，获取JPEG2000解码芯片、解码端网络通信芯片、视频D/A芯片的配置参数；2)连接JPEG2000解码芯片的数据总线和地址总线，内部产生时序控制电路控制JPEG2000解码芯片的片选信号、读使能信号、写使能信号的输出，实现对JPEG2000解码芯片的配置；连接视频D/A芯片的I2C接口，内部模拟I2C接口主控端实现视频D/A芯片的配置；3)连接解码端网络通信芯片的数据总线和地址总线，内部产生时序控制电路控制网络通信芯片的片选信号、读使能信号、写使能信号的输出，实现对解码端网络通信芯片的配置；4)按照步骤3)所述控制方法，从解码端网络通信芯片读取网络报文数据，以实现网络数据接收；构建网络接收到解码视频图像的数据通道，并在通道上设置缓冲区用于缓存网络报文数据，并对该数据进行数据格式转换；5)按照步骤2)所述控制方法，将网络报文数据写入JPEG2000解码芯片，为解码芯片提供数据输入。根据本专利技术的第二方面本文档来自技高网...

【技术保护点】
1.一种基于FPGA的图像编解码与网络传输的方法，其特征在于，包括以下步骤：/nS1、指令获取：获取用户通过上位机发送的配置指令；/nS2、编解码配置：对编码端和解码端的JPEG2000编解码芯片进行初始化以及对视频A/D芯片、视频D/A芯片进行初始化；/nS3、网络通信配置：对编码端和解码端的网络通信芯片进行初始化；/nS4、视频图像采集及编码：将PAL制式视频进行转换，输出标准格式的数字化视频图像数据；对采集到的视频图像数据进行JPEG2000编码；/nS5、数据发送：从JPEG2000编码芯片获取编码后的视频图像数据，缓存后发送到编码端网络通信芯片，进而按照TCP/IP协议将编码后的视频图像数据发送至以太网；/nS6、数据接收：通过以太网按照TCP/IP协议接收网络数据报文，从解码端网络通信芯片获取编码后的视频图像数据，缓存后发送给JPEG2000解码芯片；/nS7、视频图像解码及还原：完成JPEG2000编码格式的视频图像数据的解码，通过视频D/A芯片将解码后的数字视频图像还原为PAL制式，并连接显示设备复现视频图像。/n

【技术特征摘要】
1.一种基于FPGA的图像编解码与网络传输的方法，其特征在于，包括以下步骤：
S1、指令获取：获取用户通过上位机发送的配置指令；
S2、编解码配置：对编码端和解码端的JPEG2000编解码芯片进行初始化以及对视频A/D芯片、视频D/A芯片进行初始化；
S3、网络通信配置：对编码端和解码端的网络通信芯片进行初始化；
S4、视频图像采集及编码：将PAL制式视频进行转换，输出标准格式的数字化视频图像数据；对采集到的视频图像数据进行JPEG2000编码；
S5、数据发送：从JPEG2000编码芯片获取编码后的视频图像数据，缓存后发送到编码端网络通信芯片，进而按照TCP/IP协议将编码后的视频图像数据发送至以太网；
S6、数据接收：通过以太网按照TCP/IP协议接收网络数据报文，从解码端网络通信芯片获取编码后的视频图像数据，缓存后发送给JPEG2000解码芯片；
S7、视频图像解码及还原：完成JPEG2000编码格式的视频图像数据的解码，通过视频D/A芯片将解码后的数字视频图像还原为PAL制式，并连接显示设备复现视频图像。


2.根据权利要求1所述的基于FPGA的图像编解码与网络传输的方法，其特征在于，所述方法还包括在编码端FPGA内部构建通信与控制流程，具体步骤为：
1)通过访问编码端的串口控制芯片，读取用户通过编码端上位机串口发送的配置指令，获取JPEG2000编码芯片、编码端网络通信芯片、视频A/D芯片的配置参数；
2)连接JPEG2000编码芯片的数据总线和地址总线，内部产生时序控制电路控制JPEG2000编码芯片的片选信号、读使能信号、写使能信号的输出，实现对JPEG2000编码芯片的配置；连接视频A/D芯片的I2C接口，内部模拟I2C接口主控端实现视频A/D芯片的配置；
3)连接编码端网络通信芯片的数据总线和地址总线，内部产生时序控制电路控制网络通信芯片的片选信号、读使能信号、写使能信号的输出，实现对编码端网络通信芯片的配置；
4)按照步骤2)所述控制方法，读取JPEG2000编码芯片输出的编码数据；
5)构建视频图像编码到网络发送的数据通道，并在通道上设置缓冲区用于缓存编码数据，并对该数据进行数据格式转换；按照步骤3)所述控制方法，将编码数据写入编码端网络通信芯片，以实现网络数据发送。


3.根据权利要求1所述的基于FPGA的图像编解码与网络传输的方法，其特征在于，所述方法还包括在解码端FPGA内部构建通信与控制流程，具体步骤为：
1)通过访问解码端的串口控制芯片，读取用户通过解码端上位机串口发送的配置指令，获取JPEG2000解码芯片、解码端网络通信芯片、视频D/A芯片的配置参数；
2)连接JPEG2000解码芯片的数据总线和地址总线，内部产生时序控制电路控制JPEG2000解码芯片的片选信号、读使能信号、写使能信号的输出，实现对JPEG2000解码芯片的配置；连接视频D/A芯片的I2C接口，内部模拟I2C接口主控端实现视频D/A芯片的配置；
3)连接解码端网络通信芯片的数据总线和地址总线，内部产生时序控制电路控制网络通信芯片的片选信号、读使能信号、写使能信号的输出，实现对解码端网络通信芯片的配置；
4)按照步骤3)所述控制方法，从解码端网络通信芯片读取网络报文数据，以实现网络数据接收；构建网络接收到解码视频图像的数据通道，并在通道上设置缓冲区用于缓存网络报文数据，并对该数据进行数据格式转换；
5)按照步骤2)所述控制方法，将网络报文数据写入JPEG2000解码芯片，为解码芯片提供数据输入。


4.一种基于FPGA的图像编解码与网络传输的装置，其特征在于，包括：
1)指令获取模块：用于获取用户通过上位机发送的配置指令；
2)编解码配置模块：用于对编码端和解码端的JPEG2000编解码芯片进行初始化以及对视频A/D芯片、视频D/A芯片进行初始化；
3)网络通信配置模块：用于对编码端和解码端网络通信芯片进行初始化；
4)视频图像采集及编码模块：用于将PAL制式视频进行转换，输出标准格式的数字化视频图像数据；对采集到的视频图像数据进行JPEG2000编码；
5)数据发送模块：用于从JPEG2000编码芯片获取编码后的视频图像数据，缓存后发送到编码端网络通信芯片，进而按照TCP/IP协议将编码后的视频图像数据发送至以太网；
6)数据接收模块：用于通过以太网按照TCP/IP协议接收网络数据报文，从解...

【专利技术属性】
技术研发人员：亢琰，
申请(专利权)人：中国船舶重工集团公司第七零九研究所，
类型：发明
国别省市：湖北;42