一种提高栅氧可靠性和抗辐射特性的HTO/SiO制造技术

本发明专利技术一种提高栅氧可靠性和抗辐射特性的HTO/SiO

HTO / SiO to improve the reliability and radiation resistance of gate oxide

【技术实现步骤摘要】
一种提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS器件及工艺
本专利技术涉及硅微电子
，特别是涉及超大规模集成电路加工
，具体为一种提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS器件及工艺。
技术介绍
在大规模集成电路中，栅氧的可靠性是电路可靠稳定工作的保证。栅氧的退化可以引起输出特性曲线的变化，栅氧的击穿可以引起栅极和衬底短接，从而引起电路直接失效。随着CMOS器件特征尺寸的缩小和栅氧层厚度的减薄，栅氧损伤成为CMOS集成电路在实际应用中的主要失效模式之一。CMOS集成电路的失效可以用渗渝模型(英文名称为PercolationModel)来描述。在电场作用(即电应力)下，首先是氧化层中出现缺陷点，随着电应力的累积，缺陷点逐步发展成为缺陷线，缺陷线不断生长和合并，最终形成从栅氧上表面到下表面的漏电通路，导致栅氧漏电不可恢复地突然增大，如图1所示，缺陷线13从栅氧上表面延伸到下表面，形成了漏电通道。另外，在总剂量辐射环境下，SiO2层中会产生电子空穴对，电子很快被复合或漂移出SiO2层，空穴则被本文档来自技高网...

【技术保护点】
1.一种提高栅氧可靠性和抗辐射特性的HTO/SiO

【技术特征摘要】
1.一种提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS铝栅工艺，其特征在于，包括如下步骤，
步骤1，在硅衬底表面生长氧化硅，之后通过光刻氧化硅进行N阱注入并刻蚀掉该区域的氧化硅；
在N阱刻蚀的硅衬底表面通过光刻氧化硅进行P阱注入并刻蚀掉该区域的氧化硅，最后在N阱注入和P阱注入的硅衬底上进行推阱，形成场隔离氧化层；
步骤2，先在场隔离氧化层上，通过光刻并刻蚀掉N+源漏区域的场隔离氧化层，进行N+源漏注入和N+源漏推结；再光刻并刻蚀掉P+源漏区域的场隔离氧化层，进行P+源漏注入和P+源漏推结；
步骤3，在源漏推结后的硅衬底上进行栅区孔和有源区大孔的光刻，并刻蚀掉栅区孔和有源区大孔上的氧化硅，栅区孔分为NMOS栅区孔和PMOS栅区孔；
先在NMOS栅区孔刻蚀开的区域，通过光刻和注入进行NMOS阈值注入，再在PMOS栅区孔刻蚀开的区域，通过光刻和注入进行PMOS阈值注入；
步骤4，先在阈值注入后的硅衬底上生长SiO2栅氧层，并在N2、NO或N2O气氛中进行退火，形成SiO2氮氧硅层；再在SiO2氮氧硅层上淀积一层HTO栅氧层，并在N2、NO或N2O气氛中进行退火，形成HTO氮氧硅层；
步骤5，先在形成HTO氮氧硅层的硅衬底的有源区大孔中刻蚀有源区欧姆孔，再通过溅射形成AlSiCu金属层，光刻和刻蚀AlSiCu金属层形成栅极和金属连线，最后在所得的硅衬底上进行钝化层的淀积、光刻和刻蚀，并在N2气氛中进行合金，完成提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS铝栅工艺。


2.根据权利要求1所述的一种提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS铝栅工艺，其特征在于，步骤4中，采用干法氧化或按照体积比为1:(1～1.8)的H2:O2湿法氧化在阈值注入后的硅衬底上生长SiO2栅氧层；
生长SiO2栅氧层时的反应温度为800～1000℃，时间为30～120min；SiO2栅氧层的厚度为
形成SiO2氮氧硅层的温度为850～1000℃，时间为30～60min。


3.根据权利要求1所述的一种提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS铝栅工艺，其特征在于，步骤4中，HTO栅氧层通过体积比为1:(5～10)的SiH2Cl2和N2O在SiO2氮氧硅层上淀积得到；
淀积HTO栅氧层时的反应温度为800～850℃，时间为20～80min；HTO栅氧层的厚度为


4.根据权利要求1所述的一种提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS铝栅工艺，其特征在于，步骤4中，形成HTO氮氧硅层的温度为850～1000℃，时间为30～60min。


5.一种由权利要求1～4中任意一项...

【专利技术属性】
技术研发人员：陈晓宇，赵桂茹，葛洪磊，孙有民，薛智民，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：陕西;61