当前位置: 首页 > 专利查询>天津大学专利>正文

一种多工器制造技术

技术编号:23403136 阅读:16 留言:0更新日期:2020-02-22 15:06
本发明专利技术涉及通讯设备技术领域,特别地涉及一种多工器,包括叠加设置的第一芯片和第二芯片;第一芯片包括第一晶圆和包覆封装第一晶圆的薄层,第一晶圆上设有包含多个谐振器的第一谐振器版图区;第二芯片包括第二晶圆和第三晶圆,第二晶圆上设有包含多个谐振器的第二谐振器版图区。本发明专利技术的技术方案中芯片尺寸与现有技术相比进一步缩小,利于多工器的小型化。

A kind of multiplexer

【技术实现步骤摘要】
一种多工器
本专利技术涉及通讯设备
,特别地涉及一种多工器。
技术介绍
随着通信设备小型化和高性能趋势的加快,给射频前端在尺寸和性能提出了更高的挑战,由于对于频段的逐渐增加,更多的滤波器占据更大的终端尺寸,这与小型化的趋势是相悖的。在射频通信前端中,减小芯片尺寸一方面在于减小芯片本身的制造尺寸,另一方面在于缩小封装的间距,但封装间距的减小会带来工艺的极大考验以及良率的影响,因此减小芯片本身的制造尺寸至关重要。传统的双工器或者多工器中,多颗芯片在平面排布,能够缩减的尺寸有限,并且芯片间距越小,相互之间的耦合越大,也会严重恶化芯片整体性能。
技术实现思路
有鉴于此,本专利技术的主要目的是提供一种多工器,有助于缩小芯片占用的平面面积。为实现上述目的,根据本专利技术的一个方面,提供了一种多工器,包括叠加设置的第一芯片和第二芯片;所述第一芯片包括第一晶圆和用于包覆封装所述第一晶圆的薄层,所述第一晶圆上设有包含多个谐振器的第一谐振器版图区;所述第二芯片包括第二晶圆和用于封装所述第二晶圆的第三晶圆,所述第二晶圆上设有包含多个谐振器的第二谐振器版图区。可选地,所述第一谐振器版图区的垂直投影和所述第二谐振器版图区的垂直投影形成重合区域和非重合区域;所述第一谐振器版图区内设有多个第一管脚,所述第一管脚的垂直投影位于所述非重合区域。可选地,所述第一晶圆、所述第二晶圆及所述第三晶圆的厚度为50um~200um。可选地,所述薄层和所述第二晶圆之间设有金属隔离层,所述金属隔离层与所述重合区域相重叠,且所述金属隔离层连接接地管脚。可选地,所述金属隔离层和所述重合区域的垂直投影相重合。可选地,所述第一晶圆上位于所述第一谐振器版图区之外集成设置电容器和/或电感器;并且/或者所述第二晶圆上位于所述第二谐振器版图区之外集成设置电容器和/或电感器。可选地,所述第二晶圆的介电常数小于所述第一晶圆和所述第三晶圆的介电常数。可选地,所述第二晶圆由所述第二谐振器版图区和非谐振器版图区组成;多个所述第一管脚的垂直投影落在所述非谐振器版图区内。可选地,所述第一谐振器版图区布满所述第一晶圆。可选地,所述第一管脚中包括多个接地管脚。根据本专利技术的技术方案,将原并排设置的第一芯片和第二芯片改为叠加设置,在结构上缩小了平面上占用的面积,同时,去除第一芯片中用于封装的晶圆,利于产品减小厚度本专利技术的技术方案中芯片尺寸与现有技术相比进一步缩小,利于多工器的小型化。附图说明为了说明而非限制的目的,现在将根据本专利技术的优选实施例、特别是参考附图来描述本专利技术,其中:图1示出了多工器第一芯片和第二芯片叠加后的剖视图;图2示出了多工器第一芯片和第二芯片叠加后的俯视图;图3示出了多工器第一芯片和第二芯片另一叠加结构俯视图;图4示出了多工器第一芯片和第二芯片又一叠加结构俯视图图5示出了加入金属隔离层的俯视图;图6示出了隔离度的对比图;图7示出了加入水平隔离后的隔离度的对比图;图8示出了加入水平隔离和纵向隔离后的隔离度的对比图;图9示出了集成电容的主视图;图10示出了集成电感的主视图;图11示出了带有箭头指向的多工器第一芯片和第二芯片叠加后的剖视图;图12示出了隔离度改善示意图;图13示出了空余部分排布谐振器时的俯视图;图14示出了增加额外的接地管脚的俯视图;图15示出了电感值与滚降关系示意图;图16示出了电感值与带外抑制关系示意图。图中:1:第一晶圆;2:第二晶圆;3:第三晶圆;4:金属隔离层;11:第一谐振器版图区;12:第一管脚;13:集成电容;14:集成电感;31:第二谐振器版图区;32:第二管脚。具体实施方式参考图1-16所示,本专利技术实施例提供一种多工器,包括叠加设置的第一芯片和第二芯片;第一芯片包括第一晶圆1和用于包覆封装第一晶圆1的薄层,薄层为膜状或胶状等绝缘材料构成,第一晶圆1上设有包含多个谐振器的第一谐振器版图区11;第二芯片包括第二晶圆2和用于封装第二晶圆2的第三晶圆3,第二晶圆2上设有包含多个谐振器的第二谐振器版图区31。第一芯片为接收芯片或发送芯片,相应的第二芯片为发送芯片或接收芯片。本专利技术实施例中,多工器在结构方面的改进是将横向的并排设置的第一芯片和第二芯片更改为竖向的叠加设置。其中,叠加设置必然会导致产品占用面积的减小,高度(按图1视角)增加。针对此问题,去除第一芯片中用于封装第一晶圆1的封装晶圆;同时,通过改变第一晶圆1、第二晶圆2、以及第三晶圆3的厚度(选用更薄的晶圆),来控制产品整体的厚度,使其在堆叠设置的情况下,也可保持与原多工器同样的高度,优选地,晶圆可采用研磨工艺,减小其厚度,如第一晶圆1、第二晶圆2及第三晶圆3研磨后的厚度为50um~200um。此结构形式,可确保产品整体的体积减小;理论上,采用堆叠的方式,可减少50%的面积,但是,考虑到芯片之间的连接,以及多个芯片面积不同等因素,实际叠加设置后并不能缩小50%的面积,而是一般在30%-40%左右。本专利技术实施例公开的技术方案中,第一芯片和第二芯片叠加后可能会产生较大的耦合,使产品性能恶化,因此,可进一步通过改变结构,提高隔离度的方式来优化产品性能。本实施例技术方案中,第一谐振器版图区11的垂直投影和第二谐振器版图区31的垂直投影形成重合区域和非重合区域;第一谐振器版图区内设有多个第一管脚12,第二谐振器版图区31内设有多个第二管脚32;其中,第一管脚12和第二管脚32包括输入管脚、输出管脚、隔离管脚、接地管脚等。多个第一管脚12的垂直投影位于非重合区域。如需对第一芯片和第二芯片进行有效的隔离,避免/减小性能恶化的现象,结构方面需在非重合区域设置第一管脚12,第一管脚12均是在平行于谐振器的版图平面(即屏幕或纸面所在平面)中或称水平方向远离第二谐振器版图设置,而且,第一管脚12进行走线设置时,不会穿过第二谐振器版图区31,此结构形式实现了第一芯片和第二芯片之间的“水平隔离”,通过该隔离结构,可以使耦合减小,从而减小产品性能恶化。其中,对于水平隔离来说,第一管脚12距离第二谐振器版图区31越远,隔离效果越好。在第一芯片中,第一谐振器版图区11上除第一管脚12外还设置有其他的附属结构,如多个金属层、纵向的金属柱等,为了提高隔离度,避免/减小性能恶化,该附属结构的垂直投影同样设置在非重合区域。本专利技术实施例中,隔离结构方面还可设置“纵向隔离”,即图1视角下的上下方向,具体可以是在第一芯片和第二芯片之间,即薄层和第二晶圆2之间设置金属隔离层4,金属隔离层4与第一谐振器版图区11和第二谐振器版图区31的重合区域相重叠,且金属隔离层4连接接地管脚。金属隔离层4需要接地,其对第一芯片和第二芯片可进行隔离;其中,金属隔离层4的面积越大,其隔离效果越好,优选地,金属隔离层4和重合区域的垂直投影相重合。其中,金属隔离层4可以是平面本文档来自技高网...

【技术保护点】
1.一种多工器,其特征在于,包括叠加设置的第一芯片和第二芯片;/n所述第一芯片包括第一晶圆(1)和用于包覆封装所述第一晶圆(1)的薄层,所述第一晶圆(1)上设有包含多个谐振器的第一谐振器版图区(11);所述第二芯片包括第二晶圆(2)和用于封装所述第二晶圆(2)的第三晶圆(3),所述第二晶圆(2)上设有包含多个谐振器的第二谐振器版图区(31)。/n

【技术特征摘要】
1.一种多工器,其特征在于,包括叠加设置的第一芯片和第二芯片;
所述第一芯片包括第一晶圆(1)和用于包覆封装所述第一晶圆(1)的薄层,所述第一晶圆(1)上设有包含多个谐振器的第一谐振器版图区(11);所述第二芯片包括第二晶圆(2)和用于封装所述第二晶圆(2)的第三晶圆(3),所述第二晶圆(2)上设有包含多个谐振器的第二谐振器版图区(31)。


2.根据权利要求1所述的多工器,其特征在于,所述第一谐振器版图区(11)的垂直投影和所述第二谐振器版图区(31)的垂直投影形成重合区域和非重合区域;
所述第一谐振器版图区(11)内设有多个第一管脚(12),所述第一管脚(12)的垂直投影位于所述非重合区域。


3.根据权利要求1所述的多工器,其特征在于,所述第一晶圆(1)、所述第二晶圆(2)及所述第三晶圆(3)的厚度为50um~200um。


4.根据权利要求1或2所述的多工器,其特征在于,所述薄层和所述第二晶圆(2)之间设有金属隔离层(4),所述金属隔离层(4)与所述重合区域相重叠,且所述金属隔离层(4)连接接地管脚。

【专利技术属性】
技术研发人员:庞慰蔡华林
申请(专利权)人:天津大学诺思天津微系统有限责任公司
类型:发明
国别省市:天津;12

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1