应变薄膜异质结、制备方法及应用技术

本发明专利技术公开了一种应变薄膜异质结、制备方法及应用，属于半导体薄膜制备技术领域，制备方法包括在多靶共溅磁控溅射真空室中分别装入高纯硅靶、高纯锗靶、镉靶、高纯硼靶及高纯本征单晶锗；将高纯本征单晶锗加热至250℃；预溅射硅靶、锗靶以及硼靶各20min；溅射镉靶并沉积镉过渡层，共溅射沉积Si

Strained film heterojunction, preparation method and Application

【技术实现步骤摘要】
应变薄膜异质结、制备方法及应用
本专利技术属于半导体薄膜制备
，具体涉及一种Si0.25Ge0.75/Ge应变薄膜异质结、制备方法及应用。
技术介绍
四族半导体材料在微电子和太阳能电池领域具有广泛的应用。通过磁性离子的掺杂，在信息处理和存储方面具有极大的前景，具有均匀掺杂的磁性粒子的四族半导体薄膜是自旋器件理想的候选材料之一。随着科技的发展，未来高性能微电子器件应同时满足高速、低功耗和室温铁磁性等多功能要求。而现有硅基半导体材料的电学性能较差，尤其是低的空穴迁移率，不但会因晶体管尺寸即将达到极限而阻碍集成电路性能的进一步改善，而且会影响四族半导体材料在其他功能领域的潜在应用，如低的空穴迁移率对自旋极化电流不利，这是由于自旋与空穴迁移率具有显著的关联作用；因此，四族半导体材料的空穴迁移率的提高将对未来微电子技术和应用产生重大影响。而目前大多数提高空穴迁移率的方法是通过降低缺陷和掺杂物的散射，显然，这对器件是不利的，因为器件的功能以及电流的欧姆接触都需要足够高的载流子浓度。由于空穴的浓度与迁移率之间存在着相互制约的关系，要想在高空穴浓度水平下，开发一种新的策略来大幅度提高空穴的迁移率将具有很大的挑战。基于能带结构调控的应变工程提供了一种在不降低空穴浓度的情况下提升迁移率的可选择途径。在四族半导体中，通过调谐的晶格失配工程，如单轴应变Si薄膜(S.W.Bedell,A.Khakifirooz,D.K.Sadana,StrainscalingforCMOS,MRSBull.39(2014)131～137.)和双轴应变SiGe纳米线(F.Wen,E.Tutuc,EnhancedElectronMobilityinNonplanarTensileStrainedSiEpitaxiallyGrownonSixGe1～xNanowires,NanoLett.18(2018)94～100.)，可以施加适当的应变来提高空穴的迁移率。然而，这种方式生长的薄膜异质结的临界厚度只有30nm左右，当薄膜异质结厚度超过临界厚度时，由于过大的晶格失配，总是会引入较高的位错密度(M.L.Lee,E.A.Fitzgerald,M.T.Bulsara,M.T.Currie,A.Lochtefeld,StrainedSi,SiGe,andGeChannelsforHigh～mobilityMetal～oxide～semiconductorField～effectTransistors,J.Appl.Phys.97(2005)011101.)。而这些位错堆集形成的微结构缺陷进一步会导致局部应力应变集中，甚至在材料加工过程中引起微裂纹或凸起(G.Abadias,E.Chason,J.Keckes,M.Sebastiani,G.B.Thompson,E.Barthel,G.L.Doll,C.E.Murray,C.H.Stoesseli,L.Martinu,StressinThinFilmsandCoatingsCurrentStatus,Challenges,andProspects,J.Vac.Sci.Technol.A36(2018)020801.)；更严重的是，通过晶格失配法获得的应力和应变会沿着薄膜异质结的深度迅速衰减(S.W.Bedell,A.Khakifirooz,D.K.Sadana,StrainscalingforCMOS,MRSBull.39(2014)131～137.)，随着薄膜异质结厚度的增加，应变越来越小，因此限制了空穴迁移率进一步的提高。
技术实现思路
为了解决现有技术存在的上述问题，本专利技术提供了一种应变薄膜异质结的制备方法。本专利技术所采用的技术方案为：一种应变薄膜异质结的制备方法，包括以下步骤：步骤S1：在多靶共溅磁控溅射真空室中分别装入高纯硅靶、高纯锗靶、高纯硼靶以及高纯本征单晶锗，关闭仓门并抽真空至10-5pa；高纯硅靶是指硅的质量分数大于99.9999％的硅靶，高纯锗靶是指锗的质量分数大于99.9999％的锗靶，高纯硼靶是指烹的质量分数大于99.99％的硼靶，高纯本征单晶锗是锗含量大于99.9999％的本征单晶锗；步骤S2：将高纯本征单晶锗加热至250℃，并保持一小时；步骤S3：预溅射硅靶、锗靶以及硼靶各20min，溅射功率为50W，溅射时通入惰性气体，惰性气体的气压为0.5～1Pa；步骤S4：结束预溅射，开始溅射鍺靶并沉积鍺过渡层，溅射功率为30W，溅射时间为2min，溅射时通入惰性气体，惰性气体的气压为0.3Pa；步骤S5：共溅射沉积硼原子百分比含量为3％的Si0.25Ge0.75层，溅射功率为硅靶30W、锗靶30W、硼靶70W，溅射时间为20min，溅射时通入惰性气体，惰性气体的气压为0.3Pa；步骤S6：结束溅射，锗衬底继续保持250℃温度一小时后，结束锗衬底加热，待多靶共溅磁控溅射真空室冷却到室温，得到沉积态的Si0.25Ge0.75/Ge薄膜异质结；步骤S7：将得到的所述薄膜异质结进行退火，得到Si0.25Ge0.75/Ge应变薄膜异质结。进一步限定，步骤S4中的所述镉过渡层的厚度为10～20nm。进一步限定，在步骤S5中所述Si0.25Ge0.75层的厚度为200nm，所述Si0.25Ge0.75层呈非晶相。进一步限定，步骤S7中退火的具体方法为：所述Si0.25Ge0.75/Ge应变薄膜异质结在30s内迅速升温至650～800℃，并恒温保持1min，随后自然冷却至室温。与现有技术相比，本专利技术提供的一种Si0.25Ge0.75/Ge应变薄膜异质结的制备方法，具有如下技术效果或优点：本专利技术采用物理气相沉积联合快速热处理方法，能够快速制备出Si0.25Ge0.75/Ge应变薄膜异质结，Si0.25Ge0.75/Ge应变薄膜异质结具有均匀的全局应变，操作工艺简单、产量高以及成本低。通过该方法制备得到的Si0.25Ge0.75/Ge应变薄膜异质结具有超高的空穴迁移率和载流子浓度；在650～800℃范围，随着退火温度的升高压应变逐渐增加，Si0.25Ge0.75/Ge应变薄膜异质结的空穴迁移率和浓度逐渐增加，当退火温度升高至800℃时空穴的迁移率和浓度分别达到1911cm2V～1s～1和1.2×1018cm～3，而800～900℃范围，压应变逐渐降低，Si0.25Ge0.75/Ge应变薄膜异质结的空穴迁移率也逐渐降低。本专利技术还提供了一种应变薄膜异质结的制备方法制备得到的Si0.25Ge0.75/Ge应变薄膜异质结。本专利技术还提供了应变薄膜异质结在四族半导体材料中的应用，解决了在四族半导体材料中现有的薄膜异质结的厚度和高空穴的迁移率之间的矛盾关系。附图说明图1是实施例1所得沉积态的Si0.25Ge0.75/Ge薄膜异质结的示意图描述和微结构表征图；图2是实施例1所得Si0.25Ge0.75应变薄膜异质结在不同退火温度下微结构演变图；图3是实施例1所得Si0.25Ge0本文档来自技高网...

【技术保护点】
1.一种应变薄膜异质结的制备方法，其特征在于，包括以下步骤：/n步骤S1：在多靶共溅磁控溅射真空室中分别装入高纯硅靶、高纯锗靶、高纯硼靶以及高纯本征单晶锗，关闭仓门并抽真空至10

【技术特征摘要】
1.一种应变薄膜异质结的制备方法，其特征在于，包括以下步骤：
步骤S1：在多靶共溅磁控溅射真空室中分别装入高纯硅靶、高纯锗靶、高纯硼靶以及高纯本征单晶锗，关闭仓门并抽真空至10-5pa；
步骤S2：将高纯本征单晶锗加热至250℃，并保持一小时；
步骤S3：预溅射硅靶、锗靶以及硼靶各20min，溅射功率为50W，溅射时通入惰性气体，惰性气体的气压为0.5～1Pa；
步骤S4：结束预溅射，开始溅射鍺靶并沉积鍺过渡层，溅射功率为30W，溅射时间为2min，溅射时通入惰性气体，惰性气体的气压为0.3Pa；
步骤S5：共溅射沉积硼原子百分比含量为3％的Si0.25Ge0.75层，溅射功率为硅靶30W、锗靶30W、硼靶70W，溅射时间为20min，溅射时通入惰性气体，惰性气体的气压为0.3Pa；
步骤S6：结束溅射，锗衬底继续保持250℃温度一小时后，结束锗衬底加热，待多靶共溅磁控溅射真空室冷却到室温，得到沉积态的Si0...

【专利技术属性】
技术研发人员：汪渊，孙森，向钢，王焕明，
申请(专利权)人：四川大学，
类型：发明
国别省市：四川;51