存储器件的制造方法及该存储器件技术

本申请公开了一种存储器件的制造方法及该存储器件，包括：提供一衬底，该衬底包括存储单元区域和外围电路区域；对存储单元区域的有源区进行离子注入；在衬底上沉积隔离层，隔离层的最内层包括氧化硅层，隔离层的最外层包括氮化硅层；对隔离层进行刻蚀，直至衬底平面上的氧化硅层暴露在外；对外围电路区域的源端进行离子注入；在衬底沉积氧化硅层，使衬底上的图形被氧化硅层覆盖；去除存储单元区域的氧化硅层；通过湿刻蚀工艺去除存储单元区域最外层的氮化硅层；对存储区域的漏端进行离子注入。本申请能够在对栅极的侧墙进行减薄的同时不对外围电路的侧墙进行减薄，进而在保证ILD填充良率的基础上，满足外围电路的侧墙厚度以提高击穿电压窗口。

The manufacturing method of memory device and the memory device

【技术实现步骤摘要】
存储器件的制造方法及该存储器件
本申请涉及半导体制造
，具体涉及一种存储器件的制造方法及该存储器件。
技术介绍
非易失性存储(non-volatilememory，NVM)器件的市场占有率越来越高，NVM器件通常分为两种类型：叠栅(stackgate)存储器件和分栅(splitgate)存储器件，分栅存储器件的。传统的分栅存储器件采用源端漏端非对称结构，为了满足高密度、高性能、低成本的市场需求，技术节点越做越小，相应的漏端尺寸也缩小至低于50纳米，因此对侧墙工艺以及介电层(interlayerdielectric，ILD)填充工艺要求越来越高。在65纳米节点以下的NOR型分栅存储器件的侧墙形成的工艺步骤中，由于漏端尺寸缩小，侧墙刻蚀后中间仅留很小的缝隙会导致后续ILD填充不良，有孔洞(Void)产生造成严重的良率问题；如果过多减薄侧墙，虽然能保证存储单元区ILD填充问题，但会导致外围电路侧墙厚度较薄导致击穿电压窗口不够的问题。以可擦除可编程只读寄存器隧道氧化层(ErasableProgrammableReadOnl本文档来自技高网...

【技术保护点】
1.一种存储器件的制造方法，其特征在于，包括：/n提供一衬底，所述衬底包括存储单元区域和外围电路区域，所述存储单元区域形成有栅极，所述栅极自下而上依次包括浮栅、控制氧化层和控制栅，所述外围电路区域形成有控制栅；/n对所述存储单元区域的有源区进行离子注入；/n在所述衬底上沉积隔离层，所述隔离层的最外层包括氮化硅层；/n对所述隔离层进行刻蚀，直至衬底平面上的氧化硅层暴露在外；/n对所述外围电路区域的源端漏端进行离子注入；/n在所述衬底沉积氧化硅层，使所述衬底上的图形被所述氧化硅层覆盖；/n去除所述存储单元区域的所述氧化硅层；/n通过湿刻蚀工艺去除所述存储单元区域最外层的氮化硅层；/n对存储区域的漏...

【技术特征摘要】
1.一种存储器件的制造方法，其特征在于，包括：
提供一衬底，所述衬底包括存储单元区域和外围电路区域，所述存储单元区域形成有栅极，所述栅极自下而上依次包括浮栅、控制氧化层和控制栅，所述外围电路区域形成有控制栅；
对所述存储单元区域的有源区进行离子注入；
在所述衬底上沉积隔离层，所述隔离层的最外层包括氮化硅层；
对所述隔离层进行刻蚀，直至衬底平面上的氧化硅层暴露在外；
对所述外围电路区域的源端漏端进行离子注入；
在所述衬底沉积氧化硅层，使所述衬底上的图形被所述氧化硅层覆盖；
去除所述存储单元区域的所述氧化硅层；
通过湿刻蚀工艺去除所述存储单元区域最外层的氮化硅层；
对存储区域的漏端进行离子注入。


2.根据权利要求1所述的方法，其特征在于，所述隔离层从内至外依次包括氧化硅层、氮化硅层、氧化硅层以及氮化硅层。


3.根据权利要求2所述的方法，其特征在于，所述通过湿刻蚀工艺去除所述存储单元区域的氮化硅层，包括：
通过磷酸湿刻蚀工艺对所述存储单元区域的氮化硅层进行去除。


4.根据权利要求1所述的方法，其特征在于，所述在所述衬底沉积氧化硅层，包括：
在所述衬底沉积厚度大于30埃的氧化硅层。


5.根据权利要求4所述的方法，其特征在于，沉积在所述衬底上的氧化硅层的厚度小于200埃。


6.根据权利要求1所述的方法，其特征在于，所述通过湿刻蚀工艺去除所述存储单元区域最外层的氮化硅层，包括：
通过存储单元VT掩模板光罩所述外围电路区域，通过湿刻蚀工艺去除所述存储单元区域的氮化硅层。


7.根据权利要求1至6任一所述的方法，其...

【专利技术属性】
技术研发人员：张金霜，邹荣，王奇伟，陈昊瑜，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海;31