用于芯片到芯片近场通信的电感器制造技术

器件包括位于第一基板上的第一电感器。所述第一电感器具有至少一匝位于与所述第一基板的平面垂直的平面中。所述第一电感器的位置可以与第二电感器进行近场耦合。所述第二电感器位于第二基板上，具有至少一匝位于与所述第二基板的平面垂直的平面上。所述第二电感器与所述第一电感器基本平行。这种布置可用于两个集成电路之间的近场耦合，包括边缘到边缘耦合。

Inductors for chip to chip near field communication

【技术实现步骤摘要】
【国外来华专利技术】用于芯片到芯片近场通信的电感器相关申请案交叉申请本申请要求于2017年6月16日递交的专利技术名称为“用于芯片到芯片近场通信的电感器”的第15/625,731号美国专利申请案的在先申请优先权，该在先申请的内容以引入的方式并入本文。
本专利技术大体上涉及集成电路器件。具体地，本专利技术涉及在集成电路中用于电感器和互耦的线圈，包括用于近场通信技术和峰值电感器。
技术介绍
近场通信或耦合是一种用于系统内封装(system-in-package，简称SiP)和三维芯片集成的技术。三维集成电路(Three-dimensionalintegratedcircuit，简称3DIC)是指通过堆叠硅晶片并将其互连以获得更高密度和功率扩展而制造的集成电路。3DIC目前用于各种应用，包括3D存储器接口(如高带宽存储器)。2.5维(Two-and-a-half-dimension，简称2.5D)集成电路是SiP的另一示例。3DIC可以使用现有技术中已知的各种技术(例如引线键合、倒装芯片和硅通孔(throughsiliconvia，简称TSV)进行机械互连。但是，这些技术可能成本高昂，也可能会遇到可靠性问题。此外，这些技术可能不适用于需要高带宽的应用。或者，可以使用近场无线连接或近场无线耦合(NearFieldWirelessCoupling，简称NFC)互连二维(two-dimensional，简称2D)、2.5D或3DIC，而无需机械互连。所述芯片可以通过电感耦合器、电容耦合器或传输线耦合器进行无线耦合。在NFC中，一个或多个电感器放置在一个或多个芯片上。磁通量由发射电感器产生。另一芯片上的接收电感器将所述磁通量转换为电流。在电感耦合中，所述芯片可以堆叠，以便所述电感器从一个芯片重叠到另一个芯片。当所述芯片靠近时，电感耦合也可以发生在所述芯片边缘，因为减小所述电感器之间的距离可提高传输效率。这种边缘到边缘的耦合可以位于两个芯片并排放置的2D或2.5DIC中。此外，当电感器之间的距离增大时，必须相应地增大所述电感器的尺寸，以补偿所述降低的耦合强度。与机械连接相比，NFC可以提供成本、性能和可靠性优势。与其它SiPIC集成方法相比，NFC技术的成本更低，而且性能更好，但传统NFC技术往往会降低耦合效率。此外，用于各种应用(包括NFC)和带宽扩展的传统电感器需要占用基板或芯片很大面积。考虑到以下示例实施例的详细说明，可能发现现有系统存在其它困难。
技术实现思路
此处描述的示例垂直电感器可适用于传统上在所述集成电路的所述水平面中实现的集成电感器。此处描述的示例垂直电感器可以减少电感器通常使用的面积，尤其是NFCSiPIC和峰值电感器中使用的面积。这可以使芯片上的更多区域可用于所述IC的其它组件。此外，本文描述的示例垂直电感器可以缩短电感器之间的距离，从而增加磁耦合，由此提高发射和接收电感器之间的耦合强度，从而可以提高效率。在一些方面，本专利技术提供了一种包括位于基板上的至少一个电感器的器件。所述至少一个电感器具有至少一匝位于与所述基板的平面垂直的平面中。所述至少一个电感的位置可以与另一电感进行近场耦合。根据可与本文公开的其它实施例结合的实施例，本专利技术还描述了一种器件，其中所述至少一个电感位于或靠近所述基板边缘。根据可与本文公开的其它实施例结合的实施例，本专利技术还描述了一种器件，其中至少一个电感是串联峰值电感、并联峰值电感或T型线圈中的一个。根据可与本文公开的其它实施例结合的实施例，本专利技术还描述了一种器件，其中所述基板包括集成电路。根据可与本文公开的其它实施例结合的实施例，本专利技术还描述了一种器件，其中所述至少一个电感器包括所述集成电路的第一金属层的第一段和所述集成电路的第二金属层的第二段。所述第一段和所述第二段通过至少一个通孔进行电耦合，以形成所述至少一个电感器的至少一匝。根据可与本文公开的其它实施例结合的实施例，本专利技术还描述了一种器件，其中所述至少一个电感器的顶部由所述集成电路的上金属层的一段限定；所述至少一个电感器的侧部由所述集成电路的一个或多个中间金属层的一个或多个相应段限定；所述至少一个电感器的底部由所述集成电路的一个或多个下金属层的一个或多个相应段限定。所述各段通过通孔进行电耦合，以形成所述至少一个电感器的至少一匝。根据可以与本文公开的其它实施例相结合的实施例，本专利技术还描述了一种器件，其中所述上层金属层是所述集成电路的重分布设计层(redistributiondesignlayer，简称RDL)。根据可与本文公开的其它实施例结合的实施例，本专利技术进一步描述了一种器件，其中所述上金属层是用于所述集成电路的铝焊盘(aluminumforbondpad，简称AP)层。根据可与本文公开的其它实施例结合的实施例，本专利技术还描述了一种器件，其中所述至少一个电感器包括多匝。根据可与本文公开的其它实施例结合的实施例，本专利技术还描述了一种器件，其中所述基板是集成电路，其中所述至少一个电感器包括所述集成电路的第一金属层的各段和所述集成电路的第二金属层的各段，所述各段通过通孔进行电耦合，并且所述至少一个电感器的相邻匝以多金属层阶梯式连接。根据可与本文公开的其它实施例结合的实施例，本专利技术还描述了一种器件，其中所述至少一个电感器的所述各匝在尺寸上彼此相似。在一些方面，本专利技术描述了一种包括位于第一基板上的第一电感器的器件。所述第一电感器具有至少一匝位于与所述第一基板的平面垂直的平面中。所述器件还包括位于第二基板上的第二电感器。所述第二电感器具有至少一匝位于与所述第二基板的平面垂直的平面中。所述第一基板和所述第二基板基本上彼此平行。所述第一电感器和所述第二电感器设计为彼此电感耦合。根据可与本文公开的其它实施例结合的实施例，本专利技术还描述了一种器件，其中所述电感中的至少一个是串联峰值电感、并联峰值电感或T型线圈中的一个。根据可与本文公开的其它实施例结合的实施例，本专利技术还描述了一种器件，其中所述第一基板包括集成电路。根据可与本文公开的其它实施例结合的实施例，本专利技术还描述了一种器件，其中所述第一电感器包括所述集成电路的第一金属层的第一段和所述集成电路的第二金属层的第二段。所述第一段和所述第二段通过至少一个通孔进行耦合，以形成所述第一电感器的至少一匝。根据可与本文公开的其它实施例结合的实施例，本专利技术还描述了一种器件，其中所述第一电感器的顶部由所述集成电路的上金属层的一段限定；所述第一电感器的侧部由所述集成电路的一个或多个中间金属层的一个或多个相应段限定；所述第一电感器的底部由所述集成电路的一个或多个下金属层的一个或多个相应段限定。所述各段通过通孔进行电耦合，以形成所述第一电感器的至少一匝。根据可以与本文公开的其它实施例相结合的实施例，本专利技术还描述了一种器件，其中所述上层金属层是所述集成电路的重分布设计层(redistributiondesignlayer，简称RDL)。根据可与本文公开的其它实施例相结合的实施例，本发本文档来自技高网...

【技术保护点】
1.一种器件，其特征在于，包括：/n位于基板上的至少一个电感器，所述至少一个电感器具有至少一匝位于与所述基板的平面垂直的平面中，所述至少一个电感器的位置可以与另一电感器进行近场耦合。/n

【技术特征摘要】
【国外来华专利技术】20170616 US 15/625,7311.一种器件，其特征在于，包括：
位于基板上的至少一个电感器，所述至少一个电感器具有至少一匝位于与所述基板的平面垂直的平面中，所述至少一个电感器的位置可以与另一电感器进行近场耦合。


2.根据权利要求1所述的器件，其特征在于，所述至少一个电感器位于或靠近所述基板的边缘。


3.根据权利要求1和2中任一项所述的器件，其特征在于，至少一个电感器是串联峰值电感、并联峰值电感或T型线圈中的一个。


4.根据权利要求1至3中任一项所述的器件，其特征在于，所述基板包括集成电路。


5.根据权利要求4所述的器件，其特征在于，所述至少一个电感器包括所述集成电路的第一金属层的第一段和所述集成电路的第二金属层的第二段，所述第一段和所述第二段通过至少一个通孔进行电耦合以形成所述至少一个电感器的至少一匝。


6.根据权利要求5所述的器件，其特征在于：
所述至少一个电感器的顶部由所述集成电路的上金属层的一段限定；
所述至少一个电感器的侧部由所述集成电路的一个或多个中间金属层的一个或多个相应段限定；
所述至少一个电感器的底部由所述集成电路的一个或多个下金属层的一个或多个相应段限定；
所述各段通过通孔进行电耦合，以形成所述至少一个电感器的至少一匝。


7.根据权利要求6所述的器件，其特征在于，所述上层金属层是所述集成电路的重分布设计层(redistributiondesignlayer，简称RDL)。


8.根据权利要求7所述的器件，其特征在于，所述上金属层是用于所述集成电路的铝焊盘(aluminumforbondpad，简称AP)层。


9.根据权利要求1至8中任一项所述的器件，其特征在于，所述至少一个电感器包括多匝。


10.根据权利要求9所述的器件，其特征在于，所述基板是集成电路，其中所述至少一个电感器包括所述集成电路的第一金属层的各段和所述集成电路的第二金属层的各段，所述各段通过通孔进行电耦合，并且所述至少一个电感器的相邻匝以多金属层阶梯式连接。


11.根据权利要求9和10中任一项所述的器件，其特征在于，所述至少一个电感器的所述各匝在尺寸上彼此相似。


12.一种器件，其特征在于，包括：
位于第一基板...

【专利技术属性】
技术研发人员：友汉·崇，戴维德·图涅托，向忠贵，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44