运算方法、芯片、系统、可读存储介质及计算机程序产品技术方案

本公开提供的运算方法、芯片、系统、可读存储介质及计算机程序产品，能够使运算芯片之间通过地址逻辑实现运算芯片链路内部的数据交互，无需通过主机，节省了主机的运算资源。同时，由于各运算芯片基于独立时钟信号源晶振发送的时钟信号执行数据处理，因此对于每一运算芯片的有效带宽均得到了提升，进而提高了整个运算系统和算力，节约了成本。

Operation method, chip, system, readable storage medium and computer program product

【技术实现步骤摘要】
【国外来华专利技术】运算方法、芯片、系统、可读存储介质及计算机程序产品
本申请涉及电子
，例如涉及一种运算方法、芯片、系统、可读存储介质及计算机程序产品。
技术介绍
随着信息技术和互联网的快速发展，人们对电脑设备或功能性硬件设备的要求越来越高。高速串行计算机扩展总线标准(peripheralcomponentinterconnectexpress，简称PCIe)芯片是一种可为电脑设备或功能型硬件设备提供高速运算的运算芯片。在现有的设备主板上一般会设置有1-2个PCIe芯片专用插槽以用于接入PCIe芯片。在需要具备高运算性能的设备上，为了满足运算性能的需求，一般会在插槽上接入PCIe扩展转换器以使多个PCIe芯片通过PCIe扩展转换器接入设备主板。但是这样的多运算芯片所组成的运算系统会使得每个PCIe芯片的有效带宽受到PCIe扩展转换器性能的限制，对PCIe扩展转换器自身性能提出了较高的要求，不利于使用。上述
技术介绍
内容仅用于帮助理解本申请，而并不代表承认或认可所提及的任何内容属于相对于本申请的公知常识的一部分。
技术实现思路
本公开实施例提供了一种运算方法，所述运算方法基于多运算芯片的运算系统，所述运算系统包括：由多个运算芯片串联形成的运算芯片链路，以及与位于链路源头的主控运算芯片电连接的主板；其中，在运算芯片链路中，相邻的两个运算芯片接入同一独立时钟信号源；针对于所述运算芯片链路中的任一运算芯片，所述运算方法包括：接收独立时钟信号源发送的时钟信号；根据所述时钟信号对接收的待处理运算数据进行处理或转发；其中，所述待处理运算数据是所述主板发送给所述主控运算芯片，并经由运算芯片链路中串联的各运算芯片依次转发至该任一运算芯片的。本公开实施例提供了一种运算芯片，包括：存储器、与所述存储器连接的处理器，及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器运行所述计算机程序时执行上述所述的运算方法。本公开实施例提供了一种运算系统，包括：主板和多个前述的运算芯片；其中，所述多个运算芯片串联连接组成运算芯片链路；所述运算芯片链路的链路源头包括主控运算芯片，所述主控运算芯片与所述主板电连接；所述运算芯片链路中，任意相邻的两个运算芯片均连入同一独立时钟信号源，并接收该独立时钟信号源的时钟信号。本公开实施例提供了一种可读存储介质，包括程序，当其在运算芯片上运行时，使得运算芯片执行前述的运算方法。本公开实施例提供了一种计算机程序产品，所述计算机程序产品包括存储在可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，使所述计算机执行前述的运算方法。附图说明为了能够更加详尽地了解本公开实施例的特点与
技术实现思路
，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。图1为本公开实施例提供的一种运算系统的结构示意图；图2为本公开实施例提供的一种运算方法的流程示意图；图3为本公开实施例提供的另一种运算方法的流程示意图；图4为本公开实施例提供的又一种运算方法的流程示意图；图5为本公开实施例提供的运算芯片的硬件结构示意图。具体实施方式为了能够更加详尽地了解本公开实施例的特点与
技术实现思路
，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。如前所述的，本公开提供了一种运算方法、芯片、系统、可读存储介质及计算机程序产品，以在不提高成本的情况下，有效提高了每个PCIe芯片的有效带宽，满足高运算性能的硬件需求。图1为本公开实施例提供的一种运算系统的结构示意图，如图1所示的，在本公开实施例提供的运算系统中包括有主板和多个运算芯片。其中，多个运算芯片串联连接组成运算芯片链路，在运算芯片链路的链路源头包括一主控运算芯片，该主控运算芯片与服务器或主机的主板电连接。在运算芯片链路中，任意相邻的两个运算芯片均连入同一独立时钟信号源，并接收该独立时钟信号源的时钟信号。需要说明的是，本公开的运算系统中的运算芯片具体可为PCIe芯片，也可为其他类型芯片，其中的主板具体可为服务器主机的主板，也可为台式电脑的CPU主板等。一般来说，为了扩展运算芯片数量，现有技术是采用将多个运算芯片分别接入PCIe扩展转换器中，并通过PCIe扩展转换器与主板进行交互。但是，采用这样的硬件连接方式，会使得每一运算芯片的有效带宽受限与PCIe扩展转换器的性能，如需增加每一运算芯片的算力，则对PCIe扩展转换器的性能提出了更高的要求，不利于使用。而在本公开中，与现有技术不同的是，本公开所提出的运算系统首先将运算芯片进行逐级串联，以获得由多个运算芯片形成的运算芯片链路，以图1所示的由4个运算芯片组成的运算芯片链路为例，在各运算芯片中包括有主端口和从端口，通过各运算芯片的主端口与从端口的依次串联，获得一以运算芯片1、运算芯片2、运算芯片3和运算芯片4组成的运算芯片链路，其中运算芯片1作为运算芯片链路的源头的主控运算芯片与前述的主板进行电连接，以实现运算芯片链路与主板之间的数据交互和信号传递。在可选的实施例中，运算系统中还包括有多个独立时钟信号源晶振，每个所述独立时钟信号源晶振包括时钟信号源输出端，该输出端与所述运算芯片链路中任意相邻的两个运算芯片相连，以为该两个运算芯片提供独立时钟信号在本运算系统中，主运算芯片，即运算芯片1的从端口将与主板连接，接收来自主板的主板时钟信号，以触发整个运算芯片链路的功能。而针对于任意相邻的两个运算芯片还将连入同一独立时钟信号源晶振，如运算芯片1和运算芯片2共同连入独立时钟信号源晶振1，还如运算芯片2和运算芯片3共同连入独立时钟信号源晶振2。通过与独立时钟信号源晶振的相连，运算芯片将接收到来自该独立时钟信号源晶振所发送的时钟信号，并在该时钟信号的触发下，响应对数据进行处理、转发等的请求或指令。需要说明的是，针对于一个运算芯片来说，其可接收到来自两个不同的独立时钟源晶振发送的独立信号，并被该两个独立信号触发。前述的各独立时钟信号源晶振具体可为各运算芯片提供差分时钟信号，而信号频率可为100MHz。上述运算系统所基于的运算方法具体可采用如下实施所述的方式，具体参见如下实例。通过采用如上所述的运算系统的硬件架构，能够有效解决现有技术中由于使用了PCIe扩展转换器而造成的运算芯片有效带宽的上限，利于为更高的带宽和更高的算力提供硬件本文档来自技高网...

【技术保护点】
1.一种运算方法，其特征在于，所述运算方法基于多运算芯片的运算系统，所述运算系统包括：由多个运算芯片串联形成的运算芯片链路，以及与位于链路源头的主控运算芯片电连接的主板；其中，在运算芯片链路中，相邻的两个运算芯片接入同一独立时钟信号源晶振；/n针对于所述运算芯片链路中的任一运算芯片，所述运算方法包括：/n接收独立时钟信号源晶振发送的时钟信号；/n根据所述时钟信号对接收的待处理运算数据进行处理或转发；其中，所述待处理运算数据是所述主板发送给所述主控运算芯片，并经由运算芯片链路中串联的各运算芯片依次转发至该任一运算芯片的。/n

【技术特征摘要】
【国外来华专利技术】1.一种运算方法，其特征在于，所述运算方法基于多运算芯片的运算系统，所述运算系统包括：由多个运算芯片串联形成的运算芯片链路，以及与位于链路源头的主控运算芯片电连接的主板；其中，在运算芯片链路中，相邻的两个运算芯片接入同一独立时钟信号源晶振；
针对于所述运算芯片链路中的任一运算芯片，所述运算方法包括：
接收独立时钟信号源晶振发送的时钟信号；
根据所述时钟信号对接收的待处理运算数据进行处理或转发；其中，所述待处理运算数据是所述主板发送给所述主控运算芯片，并经由运算芯片链路中串联的各运算芯片依次转发至该任一运算芯片的。


2.根据权利要求1所述的运算方法，其特征在于，所述各运算芯片中存储有所述运算芯片链路的地址逻辑；所述待处理运算数据中至少包括有执行所述待处理运算数据的目标运算芯片地址和相应的运算数据；
所述对接收的待处理运算数据进行处理或转发，包括：
接收由所述运算芯片链路中的上级运算芯片转发的待处理运算数据，并根据存储的地址逻辑和待处理运算数据中的目标运算芯片地址，判断所述运算数据的运算主体是否为自身；
若是，则调用运算逻辑对所述运算数据进行处理；
若否，则将所述待处理运算数据转发至所述运算芯片链路中的下级运算芯片中。


3.根据权利要求2所述的运算方法，其特征在于，所述调用运算逻辑对所述运算数据进行处理之后，所述运算方法还包括：
生成处理结果数据，将所述处理结果数据转发至所述运算芯片链路中的上级运算芯片中，以供所述上级运算芯片对所述处理结果数据进行转发直至将所述处理结果数据依次转发至目标运算芯片。


4.根据权利要求2所述的运算方法，其特征在于，所述将所述待处理运算数据转发至所述运算芯片链路中的下级运算芯片中之后，所述运算方法还包括：
接收运算芯片链路中的下级运算芯片发起的处理结果数据；其中，所述处理结果数据至少包括：接收所述处理结果数据的目标运算芯片地址，以及相应的结果数据；
根据所述地址逻辑判断所述处理结果数据中的所述目标运算芯片地址是否为自身运算芯片地址；
若是，则将所述结果数据存储；
若否，则将所述结果数据转发至运算芯片链路中的上级运算芯片直至目标运算芯片。

【专利技术属性】
技术研发人员：范靖，侯洁，王虓，乔伟，
申请(专利权)人：北京比特大陆科技有限公司，
类型：发明
国别省市：北京;11