高速多层PCB板叠层以及布线方法技术

本发明专利技术公开了一种高速多层PCB板叠层以及布线方法，PCB板包括TOP层、GND层、Signal层、POWER层以及BOTTOM层，其中基板采用高速板材；每个Signal层上下层均为GND层；TOP层BOTTOM层上布置有元器件，所述元器件的焊盘处设置有与Signal层电连接的过孔，所述焊盘与所述过孔电连接；在高速信号线布线时，走线打孔处设置反焊盘用于增加过孔阻抗，使之和高速信号线的阻抗匹配；AC耦合电容需要做相邻层掏空处理。信号层上下参考地平面可以减少信号损耗、有效抑制信号之间的串扰、模拟阻抗匹配。每根高速差分信号线设置4N个拐点，每根信号线上则会有N段位于内层，N段位于外层，因此可以保证每组差分信号线的两根信号之间长度相同，提高差分信号线的阻抗匹配。

【技术实现步骤摘要】
高速多层PCB板叠层以及布线方法
本专利技术涉及PCB设计制作领域，具体涉及一种高速多层PCB板叠层以及布线方法。
技术介绍
当代市场对通信系统产品的需求进一步朝高集成度、高速率和超小型化发展，对芯片的工作频率以摩尔定律增加，反而要求其封装尺寸越来越小，超大规模电路成为芯片发展的主流，这势必要求更高密度、更高速度的PCB板。我们知道，信号在PCB板上的传输质直接影响PCB产品的性能是否符合设计要求，在高速的PCB设计中对信号的阻抗有着严格的要求，因此如何控制高速PCB信号阻抗成为如今PCB设计研究中的重要课题。现有的PCB叠层安排不够合理，难以有效抑制信号之间的串扰。
技术实现思路
本专利技术要解决的技术问题是解决上述现有技术的不足，提供一种高速多层PCB板叠层以及布线方法。为了解决上述技术问题，本专利技术采用的技术方案为：一种高速多层PCB板叠层以及布线方法，PCB板包括TOP层、GND层、Signal层、POWER层以及BOTTOM层，其中基板采用高速板材；每个Signal层上下层均为GND层；TOP层BOTTOM层上布置有元器件，所述元器件的焊盘处设置有与Signal层电连接的过孔，所述焊盘与所述过孔电连接；在高速信号线布线时，走线打孔处设置反焊盘用于增加过孔阻抗，使之和高速信号线的阻抗匹配；AC耦合电容需要做相邻层掏空处理。进一步的，高速信号线采用通孔换层，对传输高速信号线的通孔从底层进行背钻处理，且背钻后的与Signal层相连接的桩的长度小于等于10mil，该桩的长度为Signal层到背钻顶端处的距离。进一步的，高速差分信号布线时，每根差分信号线位于Signal层上的线段设置有4N个带有倒角的拐点，其中N为自然数，差分信号线通过每个拐点弯折90°，且每个倒角的长度以及角度相同。进一步的，高速差分信号线换层时在过孔处设置地孔用于减少信号串扰。从上述技术方案可以看出本专利技术具有以下优点：信号层上下参考地平面可以减少信号损耗、有效抑制信号之间的串扰、模拟阻抗匹配。每根高速差分信号线设置4N个拐点，每根信号线上则会有N段位于内层，N段位于外层，因此可以保证每组差分信号线的两根信号之间长度相同，提高差分信号线的阻抗匹配。附图说明图1为本专利技术的中高速差分信号的布线图。具体实施方式以下结合附图对本专利技术的具体实施方式做具体说明。本专利技术的高速多层PCB板叠层以及布线方法在叠层时采用如下方式，以18层板为例，从上到下依次为TOP、M6、GND02、M6、ART03、M6、GND04、M6、ART05、M6、POWER06、M6、ART07、M6、GND08、M6、POWER09、M6、POWER10、M6、GND11、M6、ART12、M6、GND13、M6、ART14、M6、GND15、M6、ART16、M6、GND17、M6、BOTTOM。其中M6为松下高速板，M6具有低节点常数，低介质损耗ART表示信号层。TOP层BOTTOM层上布置有元器件，所述元器件的焊盘处设置有与Signal层电连接的过孔，所述焊盘与所述过孔电连接。在高速信号线布线时，走线打孔处设置反焊盘用于增加过孔阻抗，使之和高速信号线的阻抗匹配；AC耦合电容需要做相邻层掏空处理。该结构的叠层方式可以，减少信号损耗保证高速信号传输，有效抑制信号之间的串扰，模拟阻抗匹配。高速信号线采用通孔换层，对传输高速信号线的通孔从底层进行背钻处理，且背钻后的与Signal层相连接的桩的长度小于等于10mil，该桩的长度为Signal层到背钻顶端处的距离。如图1所示，高速差分信号布线时，每根差分信号线位于Signal层上的线段设置有4N个带有倒角的拐点，其中N为自然数，差分信号线通过每个拐点弯折90°，且每个倒角的长度以及角度相同。高速差分信号线换层时在过孔处设置地孔用于减少信号串扰。每根信号线设置4N个拐点，每根信号线上则会有N段位于内层，N段位于外层，因此可以保证每组差分信号线的两根信号之间长度相同，提高差分信号线的阻抗匹配。本文档来自技高网...

【技术保护点】
1.一种高速多层PCB板叠层以及布线方法，PCB板包括TOP层、GND层、Signal层、POWER层以及BOTTOM层，其中基板采用高速板材；每个Signal层上下层均为GND层；TOP层BOTTOM层上布置有元器件，所述元器件的焊盘处设置有与Signal层电连接的过孔，所述焊盘与所述过孔电连接；在高速信号线布线时，走线打孔处设置反焊盘用于增加过孔阻抗，使之和高速信号线的阻抗匹配；AC耦合电容需要做相邻层掏空处理。/n

【技术特征摘要】
1.一种高速多层PCB板叠层以及布线方法，PCB板包括TOP层、GND层、Signal层、POWER层以及BOTTOM层，其中基板采用高速板材；每个Signal层上下层均为GND层；TOP层BOTTOM层上布置有元器件，所述元器件的焊盘处设置有与Signal层电连接的过孔，所述焊盘与所述过孔电连接；在高速信号线布线时，走线打孔处设置反焊盘用于增加过孔阻抗，使之和高速信号线的阻抗匹配；AC耦合电容需要做相邻层掏空处理。


2.根据权利要求1所述的高速多层PCB板叠层以及布线方法，其特征在于：高速信号线采用通孔换层，对传输高速...

【专利技术属性】
技术研发人员：陈晓芳，刘健，
申请(专利权)人：无锡凯盟威电子科技有限公司，
类型：发明
国别省市：江苏;32