具有免受环境背光影响的保护的半导体光检测器器件制造技术

半导体光检测器器件包括第一导电类型的半导体材料的衬底(1)、相反的第二导电类型的外延层(2)、第一导电类型的其他外延层(3)以及光检测器(4)。该外延层用作对电荷载流子(e

Semiconductor photodetector device with protection from backlight

【技术实现步骤摘要】
【国外来华专利技术】具有免受环境背光影响的保护的半导体光检测器器件US5,162,887公开了一种具有重N掺杂的区域的掩埋P-N结光电二极管，该重N掺杂的区域嵌入第一P掺杂的EPI层与第二P掺杂的EPI层之间，所述第一P掺杂的EPI层与第二P掺杂的EPI层是在重P掺杂的衬底上生长的。通过从器件的表面延伸到重N掺杂的区域的其他N掺杂的区域以及在器件的表面处的其他N掺杂的区域内的重N掺杂的接触区域提供了与重N掺杂的区域的接触。光电二极管与双极和CMOS工艺兼容。在包括极其薄的衬底的光检测器器件中，不期望的背侧照明能够在光检测器的有源区域下方、在衬底中产生自由载流子。这些电荷载流子部分地朝向有源区域漂移，从而导致输出信号失真。通常通过包括了非透明涂层与对所述涂层进行图案化的附加工艺步骤来保护光敏器件免受不期望的光的影响。US2012/0248560A1公开了一种图像传感器，所述图像传感器包括半导体衬底、在衬底的上部中的多个单独的光检测元件、以及在衬底的下部中在光检测元件之间所形成的背侧保护图案。本专利技术的目的是公开一种有效地保护免受环境光的不期望照明影响的半导体光检测器器件。所述目的通过根据权利要求1或权利要求8的半导体光检测器器件来实现。设置屏蔽层作为外延半导体层结构的一部分。这些层在闭合状态下充当pnp双极型晶体管。在易碎膜产生之前、甚至在进行任何处理之前制造屏蔽层。因此，无需在易碎的薄衬底(膜)上沉积、光刻或图案化非透明屏蔽涂层，并且显著降低了制造过程期间有源区域的机械损坏的风险。半导体光检测器器件包括：第一导电类型的半导体材料的衬底；衬底上的外延层；外延层上的其他外延层，从而外延层布置在衬底与其他衬底之间；以及布置在衬底中或在其他外延层中的一个光检测器或多个光检测器。外延层被掺杂成与第一导电类型相反的第二导电类型。其他外延层被掺杂成第一导电类型。特别地，衬底相比于其他外延层可以被更高地掺杂成第一导电类型。第一导电类型可以是p型导电性，且第二导电类型可以是n型导电性，反之亦然。在半导体光检测器器件的实施例中，所述一个光检测器或多个光检测器布置在其他外延层中。在其他实施例中，电导体使衬底、外延层和其他外延层短路。其他实施例包括外延层和其他外延层中的沟槽，所述沟槽到达衬底。沟槽中的金属化物形成使衬底、外延层和其他外延层短路的电导体。可以使用第一导电类型的导电多晶硅的填充物来替代金属化物。在本专利技术的其他方面，半导体光检测器器件包括：半导体材料的衬底，该半导体材料被掺杂成第一导电类型；衬底上的外延层，所述外延层被掺杂成与第一导电类型相反的第二导电类型；外延层上的其他外延层，所述其他外延层被掺杂成第一导电类型，所述外延层布置在衬底与其他外延层之间；以及其他外延层的功能区域，所述功能区域包括以一个光检测器或多个光检测器和集成电路。在器件的实施例中，衬底相比于其他外延层被更高地掺杂。在其他实施例中，第一导电类型尤其可以是p型导电性，而第二导电类型可以是n型导电性。在其他实施例中，在外延层和其他外延层中形成沟槽，所述沟槽到达衬底。电导体布置在沟槽中以使衬底、外延层和其他外延层短路。以下是结合附图对半导体光检测器器件的示例的详细描述，所述附图是包括了外延屏蔽层的半导体光检测器器件的横截面。附图是在半导体材料(例如能够是硅)的衬底1上的半导体光检测器器件的横截面。衬底1被掺杂、并且尤其可以被重掺杂成第一导电类型，所述第一导电类型尤其可以为p型导电性。通过合适的半导体材料的外延生长，在衬底1上形成了外延层2，所述半导体材料尤其可以是与衬底1的半导体材料相同种类的半导体材料，特别是硅。外延层2被掺杂成与第一导电类型相反的第二导电类型。如果第一导电类型是p型导电性，则第二导电类型是n型导电性。这些导电类型在附图中以示例的方式示出。可替代地，导电类型可以颠倒。通过合适的半导体材料的外延生长，在外延层2上形成了其他外延层3，该半导体材料尤其可以是与衬底1的半导体材料相同种类的半导体材料，特别是硅。该其他外延层3被掺杂成第一导电类型。其他外延层3的功能区域4设置有例如可以是光电二极管的光检测器，或者设置有例如可以形成用于图像检测的阵列的多个光检测器，以及设置有例如可以是CMOS电路的集成电路的组件。集成电路可以设置有布线，特别是包括了嵌入在金属间电介质中的金属层的布线，所述布线可以布置在其他外延层3的前表面5上。功能区域4可以包括用于容纳不同元件的单独的部分。功能区域4中设置的元件可以包括本身已知的光检测器器件的任何常规组件。功能区域4的细节与本专利技术无关，并且无需在此描述。衬底1和外延层2、3的顺序形成双极型晶体管的结构，该双极型晶体管为在图中所示的示例中的pnp双极型晶体管。待检测的辐射入射在前表面5上，并且在不通过外延层2的情况下到达集成电路和光检测器的区域4。该辐射的吸收和由于从后侧6入射的辐射造成的电子空穴对e-/h+的生成由图中的箭头示意性表示。外延层2在其边界处阻止所生成的电荷载流子并且从而防止电荷载流子漂移进入功能区域4中。外延层2和其他外延层3可以通过形成沟槽7、7'并将电导体8、9布置在沟槽7、7'中而被短路和接地，所述沟槽穿透其他外延层3和外延层2并到达进入衬底1中。所生成的电荷载流子e-、h+将被所述导电结构去除。能够在其他外延层3和外延层2的半导体材料中蚀刻沟槽7、7'，直到到达衬底1为止。例如电导体能够是图中的位置a处所示的导电的多晶硅8。沟槽7可以完全或部分地由多晶硅8填充。可替代地电导体能够是金属化物9。能够通过化学气相沉积(CVD)、尤其是根据对例如金属间电介质中的通孔进行钨沉积的工艺来施加这种金属化物。沟槽7'可以完全由金属化物9填充。替代地，如图中位置b处所示，金属化物9可以作为层施加在沟槽7'的壁和底部上。图中在位置a和b处所示的沟槽7、7'中的一个将足以满足，但可替代地沟槽7、7'两者都可以存在并设置有电导体。在半导体光检测器器件的其他实施例中，包括一个光检测器或多个光检测器和/或集成电路的功能区域可以布置在衬底1中。可替代地可以在衬底1与其他外延区域3之间划分功能区域的元件的布置。特别是例如，光电二极管可以布置在其他外延区域3中，并且集成电路布置在衬底中1。在每种情况下，外延层2阻止了由来自与一个光检测器或多个光检测器相对的一侧的不期望的辐射入射所引起的电荷载流子的扩散。所提出的屏蔽层的结构实质性地改善了暴露于不期望的环境光照明下的光检测器器件的运行。附图标记列表1衬底2外延层3其他外延层4功能区域5前表面6后侧7沟槽7'沟槽8电导体9电导体e-电荷载流子h+电荷载流子。本文档来自技高网...

【技术保护点】
1.一种半导体光检测器器件，包括：/n第一导电类型的半导体材料的衬底(1)，/n所述衬底上的外延层(2)，所述外延层被掺杂成与第一导电类型相反的第二导电类型，/n所述外延层(2)上的其他外延层(3)，所述其他外延层(3)被掺杂成第一导电类型，所述外延层(2)布置在所述衬底(1)与所述其他外延层(3)之间，以及/n布置在所述衬底(1)中或所述其他外延层(3)中的一个光检测器或多个光检测器(4)。/n

【技术特征摘要】
【国外来华专利技术】20170726 EP 17183342.9;20170627 US 62/525,5011.一种半导体光检测器器件，包括：
第一导电类型的半导体材料的衬底(1)，
所述衬底上的外延层(2)，所述外延层被掺杂成与第一导电类型相反的第二导电类型，
所述外延层(2)上的其他外延层(3)，所述其他外延层(3)被掺杂成第一导电类型，所述外延层(2)布置在所述衬底(1)与所述其他外延层(3)之间，以及
布置在所述衬底(1)中或所述其他外延层(3)中的一个光检测器或多个光检测器(4)。


2.根据权利要求1所述的半导体光检测器器件，其中，所述一个光检测器或多个光检测器(4)布置在所述其他外延层(3)中。


3.根据权利要求2所述的半导体光检测器器件，还包括：
使所述衬底(1)、所述外延层(2)和所述其他外延层(3)短路的电导体(8、9)。


4.根据权利要求3所述的半导体光检测器器件，还包括：
所述外延层(2)中和所述其他外延层(3)中的沟槽(7、7')，所述沟槽(7、7')到达所述衬底(1)，以及
所述沟槽中的形成所述电导体的金属化物(9)。


5.根据权利要求3所述的半导体光检测器器件，还包括：
所述外延层(2)中和所述其他外延层(3)中的沟槽(7、7')，所述沟槽(7、7')到达所述衬底(1)，以及
所述沟槽(7、7')中的形成所述电导体的、第一导...

【专利技术属性】
技术研发人员：维克托·西多罗夫，朴钟文，尤金·G·迪施克，
申请(专利权)人：AMS有限公司，
类型：发明
国别省市：奥地利;AT