一种上电复位电压稳定的上电复位电路制造技术

技术编号:23151368 阅读:28 留言:0更新日期:2020-01-18 14:19
本发明专利技术公开了一种上电复位电压稳定的上电复位电路,包括:上电复位模块,用于为非易失性存储器芯片提供上电复位所需的上电复位电压;负反馈模块,与上电复位模块连接,用于根据温度和工艺角向上电复位模块发送负反馈信号,该负反馈信号用于控制上电复位模块输出的上电复位电压在预设范围内。本发明专利技术通过在上电复位电路中添加负反馈模块,且该负反馈模块根据温度和工艺角向上电复位电路发送负反馈信号,该负反馈信号用于控制上电复位电路输出的上电复位电压在预设范围内,这样能够有效降低温度和工艺角对上电复位电压的影响,实现较准的上电复位电压检测,产生稳定的上电复位信号,实现准确的上电复位功能,从而保证芯片稳定正常工作。

A power on reset circuit with stable power on reset voltage

【技术实现步骤摘要】
一种上电复位电压稳定的上电复位电路
本专利技术涉及电路复位
,特别涉及一种上电复位电压稳定的上电复位电路。
技术介绍
非易失性存储器芯片在掉电后数据不会丢失,常见的非易失性存储器有只读存储器(ROM),电可擦除存储器(EEPROM),NOR型快闪存储器(NORFLASH)和NAND型快闪存储器(NANDFLASH)。非易失性存储器芯片等其他任何芯片,为了保证芯片的正确工作以及稳定性,在芯片开始工作之前,都需要对芯片中各个电路模块进行上电复位。传统的上电复位电路的复位电压检测受温度以及工艺角的影响较大,可能在某种情形下不能达到正常的上电复位作用。
技术实现思路
为了解决现有技术的问题,本专利技术实施例提供了一种上电复位电压稳定的上电复位电路。所述技术方案如下:一方面,本专利技术实施例提供了一种上电复位电压稳定的上电复位电路,包括:上电复位模块,用于为非易失性存储器芯片提供上电复位所需的上电复位电压;负反馈模块,与上电复位模块连接,用于根据温度和工艺角向上电复位模块发送负反馈信号,所述负反馈信号用于控制上电复位模块输出的上电复位电压在预设范围内。在本专利技术实施例上述的上电复位电路中,所述上电复位模块包括:第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第一电容、第二电容、第一反相器、第二反相器、第一电阻,第一PMOS管的栅极接地,其源极与电源连接,其漏极分别与第二PMOS管的栅极、以及第一NMOS管的漏极和栅极连接,第一NMOS管的源极接地;第二PMOS管的源极与电源连接,其漏极分别与第一电容的上极板和第一反相器的输入端连接,第一电容的下极板接地,第一反相器的输出端分别与第三PMOS管的栅极、第二NMOS管的栅极、以及负反馈模块连接;第二NMOS管的源极接第一电阻的一端,第一电阻的另一端接地,第二NMOS管的漏极分别与第三PMOS管的漏极,第四PMOS管的漏极、第五PMOS管的漏极、第二电容的上极板、以及第二反相器的输入端连接;第四PMOS管的栅极接地,其源极与电源连接;第五PMOS管的源极与电源连接,其栅极与负反馈模块相连;第二电容的下极板接地;第二反相器的输出端经过几个反相器整形后与非易失性存储器芯片连接,用于作为上电复位模块的输出端。在本专利技术实施例上述的上电复位电路中,所述负反馈模块包括:第六PMOS管、第二电阻、第三NMOS管,第六PMOS管的源极与电源连接,其栅极接地,其漏极分别与第五PMOS管的栅极、第二电阻的一端连接;第二电阻的另一端与第三NMOS管的漏极连接,第三NMOS管的源极接地,第三NMOS管的栅极与第一反相器的输出端连接。在本专利技术实施例上述的上电复位电路中,第四PMOS管、第五PMOS管、第六PMOS管均为同类型的PMOS管。在本专利技术实施例上述的上电复位电路中,第一电阻和第二电阻均为同类型且温度系数相同的电阻。在本专利技术实施例上述的上电复位电路中,所述上电复位电路在-40℃~+85℃、全工艺角情况下,上电复位电压在1.3V~1.6V之间。本专利技术实施例提供的技术方案带来的有益效果是:通过在上电复位电路中添加负反馈模块,且该负反馈模块根据温度和工艺角向上电复位电路发送负反馈信号,该负反馈信号用于控制上电复位电路输出的上电复位电压在预设范围内,这样能够有效降低温度和工艺角对上电复位电压的影响,实现较准的上电复位电压检测,产生稳定的上电复位信号,实现准确的上电复位功能,从而保证芯片稳定正常工作。附图说明为了更清楚地说明本专利技术实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本专利技术的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。图1是本专利技术实施例一提供的一种上电复位电压稳定的上电复位电路的电路图;图2是本专利技术实施例一提供的一种上电复位电路的结构示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚,下面将结合附图对本专利技术实施方式作进一步地详细描述。实施例一本专利技术实施例提供了一种上电复位电压稳定的上电复位电路,适用于为非易失性存储器芯片提供稳定可靠的上电复位电压,以保障芯片稳定正常工作,参见图2,该上电复位电路可以包括:上电复位模块100,用于为非易失性存储器芯片提供上电复位所需的上电复位电压。负反馈模块200,与上电复位模块100连接,用于根据温度和工艺角向上电复位模块发送负反馈信号,该负反馈信号用于控制上电复位模块输出的上电复位电压在预设范围内。需要说明的是,传统的上电复位电路没有负反馈模块,其提供的上电复位电压容易受到温度和工艺角的影响,从而可能导致出现上电复位电压偏离正常使用范围,出现上电复位信号不能实现正确的上电复位功能的情况,进而严重影响到了非易失性存储器芯片的正常工作。而本实施例所提供的上电复位电路添加了负反馈模块200,其根据温度和工艺角向上电复位模块发送负反馈信号,该负反馈信号用于控制上电复位模块输出的上电复位电压在预设范围内,这样能够有效降低温度和工艺角对上电复位电压的影响,进而保障了芯片稳定正常工作。具体地,参见图2,上电复位模块包括:第一PMOS管P0、第二PMOS管P1、第三PMOS管P2、第四PMOS管P3、第五PMOS管P4、第一NMOS管N1、第二NMOS管N2、第一电容C1、第二电容C2、第一反相器D1、第二反相器D2、第一电阻RS1。第一PMOS管P0的栅极接地,其源极与电源VDD连接,其漏极分别与第二PMOS管P1的栅极、以及第一NMOS管N1的漏极和栅极连接,第一NMOS管N1的源极接地;第二PMOS管P1的源极与电源VDD连接,其漏极分别与第一电容C1的上极板和第一反相器D1的输入端连接,第一电容C1的下极板接地,第一反相器D1的输出端分别与第三PMOS管P2的栅极、第二NMOS管N2的栅极、以及负反馈模块中第三NMOS管N3栅极连接;;第二NMOS管N2的源极接第一电阻RS1的一端,第一电阻RS1的另一端接地,第二NMOS管N2的漏极分别与第三PMOS管P2的漏极,第四PMOS管P3的漏极、第五PMOS管P4的漏极、第二电容C2的上极板、以及第二反相器D2的输入端连接;第四PMOS管P3的栅极接地,其源极与电源VDD连接;第五PMOS管P4的源极与电源VDD连接,其栅极与负反馈模块中第六PMOS管P5漏极连接;第二电容C2的下极板接地;第二反相器D2的输出端经过几个反相器整形后与非易失性存储器芯片连接,用于作为上电复位模块的输出端。需要说明的是,反相器是可以将输入信号的相位反转180度,在第二反相器D2处可以安装一个第二反相器D2,也可以安装三个串联的第二反相器D2(如图1所示),这里不做限制。进一步地,参见图1,负反馈模块可以包括:第六PMOS管P5、第二电阻RS2、第三N本文档来自技高网...

【技术保护点】
1.一种上电复位电压稳定的上电复位电路,其特征在于,包括:/n上电复位模块,用于为非易失性存储器芯片提供上电复位所需的上电复位电压;/n负反馈模块,与上电复位模块连接,用于根据温度和工艺角向上电复位模块发送负反馈信号,所述负反馈信号用于控制上电复位模块输出的上电复位电压在预设范围内。/n

【技术特征摘要】
1.一种上电复位电压稳定的上电复位电路,其特征在于,包括:
上电复位模块,用于为非易失性存储器芯片提供上电复位所需的上电复位电压;
负反馈模块,与上电复位模块连接,用于根据温度和工艺角向上电复位模块发送负反馈信号,所述负反馈信号用于控制上电复位模块输出的上电复位电压在预设范围内。


2.根据权利要求1所述的上电复位电路,其特征在于,所述上电复位模块包括:第一PMOS管(P0)、第二PMOS管(P1)、第三PMOS管(P2)、第四PMOS管(P3)、第五PMOS管(P4)、第一NMOS管(N1)、第二NMOS管(N2)、第一电容(C1)、第二电容(C2)、第一反相器(D1)、第二反相器(D2)、第一电阻(RS1),
第一PMOS管(P0)的栅极接地,其源极与电源(VDD)连接,其漏极分别与第二PMOS管(P1)的栅极、以及第一NMOS管(N1)的漏极和栅极连接,第一NMOS管(N1)的源极接地;第二PMOS管(P1)的源极与电源(VDD)连接,其漏极分别与第一电容(C1)的上极板和第一反相器(D1)的输入端连接,第一电容(C1)的下极板接地,第一反相器(D1)的输出端分别与第三PMOS管(P2)的栅极、第二NMOS管(N2)的栅极、以及负反馈模块相连;第二NMOS管(N2)的源极接第一电阻(RS1)的一端,第一电阻(RS1)的另一端接地,第二NMOS管(N2)漏极分别与第三PMOS管(P2)的漏极、第四PMOS管(P3)的漏极、第五PMOS管(P4)的漏极、第二电...

【专利技术属性】
技术研发人员:温靖康龙冬庆
申请(专利权)人:深圳市芯天下技术有限公司
类型:发明
国别省市:广东;44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1