一种三维异构堆叠方法技术

本发明专利技术公开了一种三维异构堆叠方法，具体包括如下步骤：101)垫层制作步骤、102)再次处理步骤、103)去除步骤、104)防溢步骤；本发明专利技术提供凸点或焊圈和焊盘金属就会有一定的距离为焊锡保留提供足够空间的一种三维异构堆叠方法。

【技术实现步骤摘要】
一种三维异构堆叠方法
本专利技术涉及半导体
，更具体的说，它涉及一种三维异构堆叠方法。
技术介绍
微波毫米波射频集成电路技术是现代国防武器装备和互联网产业的基础，随着智能通信、智能家居、智能物流、智能交通等“互联网+”经济的快速兴起，承担数据接入和传输功能的微波毫米波射频集成电路也存在巨大现实需求及潜在市场。但是对于高频率的微系统，天线阵列的面积越来越小，且天线之间的距离要保持在某个特定范围，才能使整个模组具备优良的通信能力。但是对于射频芯片这种模拟器件芯片来讲，其面积不能像数字芯片一样成倍率的缩小，这样就会出现特高频率的射频微系统将没有足够的面积同时放置PA/LNA，需要把PA/LNA堆叠起来。在实际应用当中，模组堆叠的过程一般是模组上下表面金属围堰做金属熔融键合的过程，对于晶圆级键合工艺和大尺寸的芯片键合工艺，需要极为苛刻的键合条件才能避免两者键合过程中金属围堰或者互联焊盘表面的锡溢出表面，而对于一些面积较大的围堰，则要做到所有芯片都不发生溢锡问题基本没法实现，一旦发生溢锡，围堰表面的锡量就会大大减少，这样对于后面金属熔融过程非常不利。
技术实现思路
本专利技术克服了现有技术的不足，提供一种三维异构堆叠方法。本专利技术的技术方案如下：一种三维异构堆叠方法，具体包括如下步骤：101)垫层制作步骤：载板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成垫层，垫层厚度范围在10nm到100um之间；或者通过物理溅射，磁控溅射、蒸镀工艺或者电镀金属在载板上表面制作垫层；通过光刻和刻蚀工艺去除部分垫层，剩余垫层形成凸点或焊圈；刻蚀工艺包括干法刻蚀和湿法刻蚀；102)再次处理步骤：在垫层上制作种子层，种子层上涂布光刻胶，通过显影工艺去除部分种子层露出待电镀区域，电镀金属和顶层焊锡；且电镀的金属上表面形成与凸点或焊圈相一致的结构；103)去除步骤：去除光刻胶，湿法去除种子层；涂助焊剂，回流后清洗助焊剂得到表面带有焊锡层的凸点或焊圈；104)防溢步骤：将芯片设置在步骤103)的焊锡上形成新芯片模组，将新芯片模组与传统芯片模组进行焊接，使两者凸点或焊圈紧密结合形成凹槽区完成防溢锡结构三维堆叠。进一步的，垫层本身结构为一层或多层结构，其材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合；种子层、电镀的金属、焊锡本身结构都为一层或多层结构，厚度范围都在1nm到100um，材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合。本专利技术相比现有技术优点在于：本专利技术通过在围堰或者焊接焊盘的周围制作高度不同的保护图形，使晶圆或者芯片在键合的工程中，保护图形会优先接触，形成围堵，这样凸点或焊圈和焊盘金属就会有一定的距离为焊锡保留提供足够空间，进而保证后续的金属熔融提供防溢锡结构三维堆叠。附图说明图1为本专利技术的载板设置凸点或焊圈示意图；图2为本专利技术的图1设置种子层示意图；图3为本专利技术的图2设置电镀的金属的示意图；图4为本专利技术的图3设置顶层焊锡示意图；图5为本专利技术的示意图；图6为本专利技术的图2设置另一种的电镀的金属的示意图；图7为本专利技术的图6设置顶层焊锡示意图；图8为本专利技术的另一种的示意图；图9为本专利技术的载板上设置凹坑示意图；图10为本专利技术的图9设置种子层的示意图；图11为本专利技术的图9设置电镀的金属和顶层焊锡示意图；图12为本专利技术的第三种的示意图。图中标识：载板101、凸点或焊圈102、种子层103、电镀的金属104、顶层焊锡105和凹坑106。具体实施方式下面详细描述本专利技术的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本专利技术而不能作为对本专利技术的限制。本
技术人员可以理解的是，除非另外定义，这里使用的所有术语(包括技术术语和科技术语)具有与本专利技术所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本专利技术的专利技术目的。下面结合附图和具体实施方式对本专利技术进一步说明。实施例1：如图1至图8所示，一种三维异构堆叠方法，具体包括如下步骤：101)垫层制作步骤：载板101上表面沉积氧化硅或者氮化硅，或者直接热氧化形成垫层，垫层厚度范围在10nm到100um之间；或者通过物理溅射，磁控溅射、蒸镀工艺或者电镀金属在载板101上表面制作垫层。垫层本身结构可以是一层也可以是多层，垫层采用金属时，其材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或多种混合。垫层自然也可以是金属、无机物多层堆叠而成。通过光刻和刻蚀工艺去除部分垫层，剩余垫层形成凸点或焊圈102；刻蚀工艺包括干法刻蚀和湿法刻蚀。102)再次处理步骤：在垫层上制作种子层103，厚度范围在1nm到100um，其本身结构可以是一层也可以是多层，其金属性材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或多种混合。种子层103上涂布光刻胶，通过显影工艺去除部分种子层103露出待电镀区域，电镀的金属104和顶层焊锡105于待电镀区域，且电镀的金属104上表面形成与凸点或焊圈相一致的结构。其中，电镀的金属104厚度范围在1nm到100um，其本身结构可以是一层也可以是多层，材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或多种混合；焊锡厚度范围在1nm到100um，其本身结构可以是一层也可以是多层，锡金属还可以用钛、铜、铝、银、钯、金、铊、镍，以及镓金属合金等中的一种或多种混合。电镀的金属104上表面形成与凸点或焊圈相一致的结构，一般为电镀的金属104上表面形成的中间有凸点或焊圈的金属柱，或者电镀的金属104上表面形成的延边有凸点或焊圈的金属柱。103)去除步骤：去除光刻胶，湿法去除种子层103；涂助焊剂，回流后清洗助焊剂得到表面带有焊锡的凸点或焊圈102。104)防溢步骤：将芯片设置在步骤103)的焊锡上形成新芯片模组，将新芯片模组与传统芯片模组进行焊接，或者将芯片设置在步骤103)的焊锡上形成新芯片模组，新芯片模组与新芯片模组进行焊接；使两者凸点或焊圈102紧密结合形成凹槽区完成防溢锡结构三维堆叠。即不在垫层上的区域因为有高的凸点或焊圈102做支撑避免了压力过大导致顶部焊锡被挤出，由此完成防溢锡结构三维堆叠。实施例2：如图9至图12所示，其与实施例1基本相同，不同处在于凸点或焊圈102代替为凹坑106。即在载板101上表面先制作凹坑106，此处凹坑106可以通过光刻和显影工艺先定义出来，然本文档来自技高网...

【技术保护点】
1.一种三维异构堆叠方法，其特征在于：具体包括如下步骤：/n101)垫层制作步骤：载板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成垫层，垫层厚度范围在10nm到100um之间；或者通过物理溅射，磁控溅射、蒸镀工艺或者电镀金属在载板上表面制作垫层；/n通过光刻和刻蚀工艺去除部分垫层，剩余垫层形成凸点或焊圈；刻蚀工艺包括干法刻蚀和湿法刻蚀；/n102)再次处理步骤：在垫层上制作种子层，种子层上涂布光刻胶，通过显影工艺去除部分种子层露出待电镀区域，电镀金属和顶层焊锡；且电镀的金属上表面形成与凸点或焊圈相一致的结构；/n103)去除步骤：去除光刻胶，湿法去除种子层；涂助焊剂，回流后清洗助焊剂得到表面带有焊锡层的凸点或焊圈；/n104)防溢步骤：将芯片设置在步骤103)的焊锡上形成新芯片模组，将新芯片模组与传统芯片模组进行焊接，使两者凸点或焊圈紧密结合形成凹槽区完成防溢锡结构三维堆叠。/n

【技术特征摘要】
1.一种三维异构堆叠方法，其特征在于：具体包括如下步骤：
101)垫层制作步骤：载板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成垫层，垫层厚度范围在10nm到100um之间；或者通过物理溅射，磁控溅射、蒸镀工艺或者电镀金属在载板上表面制作垫层；
通过光刻和刻蚀工艺去除部分垫层，剩余垫层形成凸点或焊圈；刻蚀工艺包括干法刻蚀和湿法刻蚀；
102)再次处理步骤：在垫层上制作种子层，种子层上涂布光刻胶，通过显影工艺去除部分种子层露出待电镀区域，电镀金属和顶层焊锡；且电镀的金属上表面形成与凸点或焊圈相一致的结构；
103)去除步骤：去除光刻...

【专利技术属性】
技术研发人员：郁发新，冯光建，王永河，马飞，程明芳，
申请(专利权)人：浙江集迈科微电子有限公司，
类型：发明
国别省市：浙江;33