一种移位寄存器及其驱动方法、栅极驱动电路技术

本申请公开了一种移位寄存器及其驱动方法、栅极驱动电路，移位寄存器包括输入子电路、下拉控制子电路、输出子电路和复位子电路，其中，输出子电路在上拉节点的控制下，输出第一输出信号及第二输出信号，第一输出信号及第二输出信号中分别携带第二时钟信号；并在第一节点的控制下，控制上拉节点的电压。本申请通过输出子电路在第一节点的控制下，控制上拉节点的电压，确保上拉节点的电压不会流失，保证第二时钟信号完整地输出至第一输出信号及第二输出信号，提升了显示面板的显示品质。

【技术实现步骤摘要】
一种移位寄存器及其驱动方法、栅极驱动电路
本申请涉及但不限于显示
，尤其涉及一种移位寄存器单元移位寄存器及其驱动方法、栅极驱动电路。
技术介绍
近年来，平板显示器，如薄膜晶体管液晶显示面板(ThinFilmTransistor-LiquidCrystalDisplay，TFT-LCD)和有源矩阵有机发光二极管显示面板(ActiveMatrixOrganicLightEmittingDiode，AMOLED)，由于具有重量轻，厚度薄以及低功耗等优点，因而被广泛应用于电视、手机等电子产品中。随着科技的进步，高分辨率、窄边框的显示面板成为发展的趋势，为此出现了阵列基板栅极驱动(GateDriveronArray，GOA)技术，GOA技术是指将用于驱动栅线的GOA电路设置在显示面板中阵列基板的有效显示区域两侧的技术，其中，GOA电路中包括多个移位寄存器。在相关技术提供的移位寄存器中，上拉节点的电压可能会出现流失，导致显示面板的输出信号不完整，影响显示面板的显示品质。
技术实现思路
本申请实施例提供了一种移位寄存器及其驱动方法、栅极驱动电路，能够提升显示面板的显示品质。第一方面，本申请实施例提供了一种移位寄存器，包括：输入子电路、下拉控制子电路、输出子电路和复位子电路，其中：所述输入子电路，用于在第一时钟信号的控制下，向上拉节点提供第一输入信号；所述下拉控制子电路，用于在第一输入信号及上拉节点的控制下，向下拉节点提供第一电源信号；所述输出子电路，用于在上拉节点的控制下，输出第一输出信号及第二输出信号，所述第一输出信号及所述第二输出信号中分别携带第二时钟信号；并在第一节点的控制下，控制上拉节点的电压；所述复位子电路，用于在第三时钟信号的控制下，对上拉节点、第一输出信号和第二输出信号进行复位。可选地，所述移位寄存器还包括：输出降噪子电路，其中：所述输出降噪子电路，用于在所述上拉节点的控制下，控制所述下拉节点的电压。可选地，所述输出降噪子电路包括第一晶体管、第二晶体管和第三晶体管，其中：所述第一晶体管的控制极与所述上拉节点连接，所述第一晶体管的第一极与第二节点连接，所述第一晶体管的第二极与第三节点连接；所述第二晶体管的控制极与所述上拉节点连接，所述第二晶体管的第一极与第三节点连接，所述第二晶体管的第二极与第一电源端连接；所述第三晶体管的控制极与所述下拉节点连接，所述第三晶体管的第一极与第三节点连接，所述第三晶体管的第二极与第二电源端连接。可选地，所述移位寄存器还包括输出控制子电路，其中：所述输出控制子电路用于在第三时钟信号的控制下，降低第二输出信号的输出下降沿时间。可选地，所述输出控制子电路包括第四晶体管和第五晶体管，其中：所述第四晶体管的控制极与第三时钟信号端连接，所述第四晶体管的第一极与第二输出端连接，所述第四晶体管的第二极与第一节点连接；所述第五晶体管的控制极与第三时钟信号端连接，所述第五晶体管的第一极与第一节点连接，所述第五晶体管的第二极与第一电源端连接。可选地，所述输入子电路包括：第六晶体管和第七晶体管，其中：所述第六晶体管的控制极与第一时钟信号端连接，所述第六晶体管的第一极与第一信号输入端连接，所述第六晶体管的第二极与第一节点连接；所述第七晶体管的控制极与第一时钟信号端连接，所述第七晶体管的第一极与第一节点连接，所述第七晶体管的第二极与上拉节点连接。可选地，所述下拉控制子电路包括：第八晶体管、第九晶体管、第十晶体管和第十一晶体管，其中：所述第八晶体管的控制极与第二节点连接，所述第八晶体管的第一极与第二电源端连接，所述第八晶体管的第二极与所述下拉节点连接；所述第九晶体管的控制极与第一极分别与第二电源端连接，所述第九晶体管的第二极与第二节点连接；所述第十晶体管的控制极与所述上拉节点连接，所述第十晶体管的第一极与所述下拉节点连接，所述第十晶体管的第二极与第一电源端连接；所述第十一晶体管的控制极与第一信号输入端连接，所述第十一晶体管的第一极与所述下拉节点连接，所述第十一晶体管的第二极与第一电源端连接。可选地，所述输出子电路包括：第十二晶体管、第十三晶体管、第十四晶体管和电容，其中：所述第十二晶体管的控制极与所述上拉节点连接，所述第十二晶体管的第一极与第一节点连接，所述第十二晶体管的第二极与第二电源端连接；所述第十三晶体管的控制极与所述上拉节点连接，所述第十三晶体管的第一极与第二时钟信号端连接，所述第十三晶体管的第二极与第一输出端连接；所述第十四晶体管的控制极与所述上拉节点连接，所述第十四晶体管的第一极与第二时钟信号端连接，所述第十四晶体管的第二极与第二输出端连接；所述电容的一端与所述上拉节点连接，所述电容的另一端与第一输出端连接。可选地，所述复位子电路包括：第十五晶体管、第十六晶体管、第十七晶体管、第十八晶体管、第十九晶体管和第二十晶体管，其中：所述第十五晶体管的控制极与第三时钟信号端连接，所述第十五晶体管的第一极与上拉节点连接，所述第十五晶体管的第二极与第一节点连接；所述第十六晶体管的控制极与第三时钟信号端连接，所述第十六晶体管的第一极与第一节点连接，所述第十六晶体管的第二极与第一电源端连接；所述第十七晶体管的控制极与下拉节点连接，所述第十七晶体管的第一极与上拉节点连接，所述第十七晶体管的第二极与第一节点连接；所述第十八晶体管的控制极与下拉节点连接，所述第十八晶体管的第一极与第一节点连接，所述第十八晶体管的第二极与第一电源端连接；所述第十九晶体管的控制极与下拉节点连接，所述第十九晶体管的第一极与第一输出端连接，所述第十九晶体管的第二极与第一电源端连接；所述第二十晶体管的控制极与下拉节点连接，所述第二十晶体管的第一极与第二输出端连接，所述第二十晶体管的第二极与第一电源端连接。可选地，所述下拉控制子电路还用于在第二输入信号的控制下，对下拉节点进行复位。可选地，所述下拉控制子电路包括第八晶体管、第九晶体管、第十晶体管、第十一晶体管和第二十一晶体管，其中：所述第八晶体管的控制极与第二节点连接，所述第八晶体管的第一极与第二电源端连接，所述第八晶体管的第二极与下拉节点连接；所述第九晶体管的控制极与第一极分别与第二电源端连接，所述第九晶体管的第二极与第二节点连接；所述第十晶体管的控制极与所述上拉节点连接，所述第十晶体管的第一极与所述下拉节点连接，所述第十晶体管的第二极与第一电源端连接；所述第十一晶体管的控制极与第一信号输入端连接，所述第十一晶体管的第一极与所述下拉节点连接，所述第十一晶体管的第二极与第一电源端连接；所述第二十一晶体管的控制极与第二信号输入端连接，所述第二十一晶体管的第一极与所述下拉节点连接，所述第二十一晶体管的第二极与第一电源端连接。第二方面，本申请实施例提供了一种栅极本文档来自技高网...

【技术保护点】
1.一种移位寄存器，其特征在于，包括：输入子电路、下拉控制子电路、输出子电路和复位子电路，其中：/n所述输入子电路，用于在第一时钟信号的控制下，向上拉节点提供第一输入信号；/n所述下拉控制子电路，用于在第一输入信号及上拉节点的控制下，向下拉节点提供第一电源信号；/n所述输出子电路，用于在上拉节点的控制下，输出第一输出信号及第二输出信号，所述第一输出信号及所述第二输出信号中分别携带第二时钟信号；并在第一节点的控制下，控制上拉节点的电压；/n所述复位子电路，用于在第三时钟信号的控制下，对上拉节点、第一输出信号和第二输出信号进行复位。/n

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：输入子电路、下拉控制子电路、输出子电路和复位子电路，其中：
所述输入子电路，用于在第一时钟信号的控制下，向上拉节点提供第一输入信号；
所述下拉控制子电路，用于在第一输入信号及上拉节点的控制下，向下拉节点提供第一电源信号；
所述输出子电路，用于在上拉节点的控制下，输出第一输出信号及第二输出信号，所述第一输出信号及所述第二输出信号中分别携带第二时钟信号；并在第一节点的控制下，控制上拉节点的电压；
所述复位子电路，用于在第三时钟信号的控制下，对上拉节点、第一输出信号和第二输出信号进行复位。


2.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括：输出降噪子电路，其中：
所述输出降噪子电路，用于在所述上拉节点的控制下，控制所述下拉节点的电压。


3.根据权利要求1所述的移位寄存器，其特征在于，所述输出降噪子电路包括第一晶体管、第二晶体管和第三晶体管，其中：
所述第一晶体管的控制极与所述上拉节点连接，所述第一晶体管的第一极与第二节点连接，所述第一晶体管的第二极与第三节点连接；
所述第二晶体管的控制极与所述上拉节点连接，所述第二晶体管的第一极与所述第三节点连接，所述第二晶体管的第二极与第一电源端连接；
所述第三晶体管的控制极与所述下拉节点连接，所述第三晶体管的第一极与所述第三节点连接，所述第三晶体管的第二极与第二电源端连接。


4.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括输出控制子电路，其中：
所述输出控制子电路用于在所述第三时钟信号的控制下，降低所述第二输出信号的输出下降沿时间。


5.根据权利要求4所述的移位寄存器，其特征在于，所述输出控制子电路包括第四晶体管和第五晶体管，其中：
所述第四晶体管的控制极与第三时钟信号端连接，所述第四晶体管的第一极与第二输出端连接，所述第四晶体管的第二极与所述第一节点连接；
所述第五晶体管的控制极与所述第三时钟信号端连接，所述第五晶体管的第一极与第一节点连接，所述第五晶体管的第二极与第一电源端连接。


6.根据权利要求1所述的移位寄存器，其特征在于，所述输入子电路包括：第六晶体管和第七晶体管，其中：
所述第六晶体管的控制极与第一时钟信号端连接，所述第六晶体管的第一极与第一信号输入端连接，所述第六晶体管的第二极与第一节点连接；
所述第七晶体管的控制极与所述第一时钟信号端连接，所述第七晶体管的第一极与所述第一节点连接，所述第七晶体管的第二极与所述上拉节点连接。


7.根据权利要求1所述的移位寄存器，其特征在于，所述下拉控制子电路包括：第八晶体管、第九晶体管、第十晶体管和第十一晶体管，其中：
所述第八晶体管的控制极与第二节点连接，所述第八晶体管的第一极与第二电源端连接，所述第八晶体管的第二极与所述下拉节点连接；
所述第九晶体管的控制极与第一极分别与第二电源端连接，所述第九晶体管的第二极与第二节点连接；
所述第十晶体管的控制极与所述上拉节点连接，所述第十晶体管的第一极与所述下拉节点连接，所述第十晶体管的第二极与第一电源端连接；
所述第十一晶体管的控制极与第一信号输入端连接，所述第十一晶体管的第一极与所述下拉节点连接，所述第十一晶体管的第二极与第一电源端连接。


8.根据权利要求1所述的移位寄存器，其特征在于，所述输出子电路包括：第十二晶体管、第十三晶体管、第十四晶体管和电容，其中：
所述第十二晶体管的控制极与所述上拉节点连接，所述第十二晶体管的第一极与第一节点连接，所述第十二晶体管的第二极与第二电源端连接；
所述第十三晶体管的控制极与所述上拉节点连接，所述第十三晶体管的第一极与第二时钟信号端连接，所述第十三晶体管的第二极与第一输出端连接；
所述第十四晶体管的控制极与所述上拉节点连接，所述第十四晶体管的第一极与第二时钟信号端连接，所述第十四晶体管的第二极与第二输出端连接；
所述电容的一端与所述上拉节点...

【专利技术属性】
技术研发人员：王迎，李蒙，高爱凤，李红敏，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：北京;11