【技术实现步骤摘要】
一种抗地弹噪声的输出驱动电路
本专利技术涉及一种抗地弹噪声的输出驱动电路，属于半导体集成电路领域。
技术介绍
随着CMOS集成电路的集成度越来越高，工作频率越来越快，输入输出管脚也越来越多,同步开关噪声也相应变大。同步开关噪声不仅会导致芯片电源和地平面的抖动,同时也会影响其他输出信号产生延迟和畸变,更为严重的是如果它的最大幅度超过了晶体管的阈值电压,将会使电路不能正常工作。输出单元是同步开关噪声主要的噪声源,因为流过芯片地引脚的开关电流变化非常迅速,封装寄生电感也比较大,所以产生的噪声较大。地弹是指芯片的参考地平面和外壳地引脚之间产生的电压振荡，是由流经外壳寄生电感的电流尖峰引起的。地弹效应的原理如图1所示，图中LVDD、LGND、L1、L2为芯片封装引入的寄生电感，由外壳引脚、键合丝及芯片PAD电感构成。RON1和RON2分别为数据总线端口和其他控制信号端口NMOS管的导通电阻，C1、C2分别为其负载电容。当数据总线DBx(x＝0,1,…,n)引脚输出从“1”变为“0”时，总线电容上的电荷通过DBx下拉NM...
【技术保护点】
1.一种抗地弹噪声的输出驱动电路，其特征在于包括第一反相器INV1、第一与非门NAND1、第一延迟线DLY1、第一或非门NOR1、第二反相器INV2、第三或非门NOR3、第三延迟线DLY3、第二与非门NAND2、第四反相器INV4、第一PMOS管P1、第一NMOS管N1；/n输入数据端D同时连接第一与非门NAND1的一个输入端和第三或非门NOR3的一个输入端；输出使能控制端OEN连接第一反相器INV1的输入端和第三或非门NOR3的另一个输入端；第一反相器INV1的输出端连接第一与非门NAND1的另一个输入端；第一与非门NAND1的输出端连接第一延迟线DLY1的输入端和第一或...
【技术特征摘要】
1.一种抗地弹噪声的输出驱动电路，其特征在于包括第一反相器INV1、第一与非门NAND1、第一延迟线DLY1、第一或非门NOR1、第二反相器INV2、第三或非门NOR3、第三延迟线DLY3、第二与非门NAND2、第四反相器INV4、第一PMOS管P1、第一NMOS管N1；
输入数据端D同时连接第一与非门NAND1的一个输入端和第三或非门NOR3的一个输入端；输出使能控制端OEN连接第一反相器INV1的输入端和第三或非门NOR3的另一个输入端；第一反相器INV1的输出端连接第一与非门NAND1的另一个输入端；第一与非门NAND1的输出端连接第一延迟线DLY1的输入端和第一或非门NOR1的一个输入端，第一延迟线DLY1的输出端连接第一或非门NOR1的另一个输入端，第一或非门NOR1的输出端连接第二反相器INV2的输入端，第二反相器INV2的输出端连接第一PMOS管P1的栅端；
第三或非门NOR3的输出端同时连接第三延迟线DLY3的输入端和第二与非门NAND2的一个输入端；第三延迟线DLY3的输出端连接第二与非门NAND2的另一个输入端；第二与非门NAND2的输出端连接第四反相器INV4的输入端；第四反相器INV4的输出端连接第一NMOS管N1的栅端；第一PMOS管P1的源端连接电源；第一NMOS管N1的源端接地；第一PMOS管P1的漏端和第一NMOS管N1的漏端连接在一起，作为输出驱动电路的输出端Q。
2.根据权利要求1所述的一种抗地弹噪声的输出驱动电路，其特征在于所述第一延迟线DLY1和第三延迟线DLY3的延迟时间相同。
3.根据权利要求2所述的一种抗地弹噪声的输出驱动电路，其特征在于所述第一延迟线DLY1和第三延迟线DLY3的延迟时间不超过输出驱动电路工作周期的1/10。
4.根据权利要求1所述的一种高驱动能力抗地弹噪声的输出驱动电路，其特征在于还包括第二延迟线DLY2、第二或非门NOR2、第三反相器INV3、第四延迟线DLY4、第三与非门NAND3、第五反相器INV5、第二PMOS管P2、第二NMOS管N2；
第二延迟线DLY2的输入端连接第一PMOS管P1的栅端；第二延迟线DLY2的输出端和第一与非门NAND1的输出端分别连接第二或非门NOR2的输入端，第二或非门NOR2的...
【专利技术属性】
技术研发人员：李健，胡贵才，孔瀛，樊旭，穆辛，
申请(专利权)人：北京时代民芯科技有限公司，北京微电子技术研究所，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。