【技术实现步骤摘要】
一种非理想效应抑制的自适应恒定导通时间控制器
本专利技术属于微电子
,具体涉及一种非理想效应抑制的自适应恒定导通时间控制器。
技术介绍
DC-DC转换器为转变输入电压后有效输出固定电压的电压转换器,DC-DC转换器中的PMOS管和NMOS管导通时均存在寄生导通电阻,会在转换过程中使得功率管的导通产生非理想效应。当寄生导通电阻存在时,DC-DC转换器的导通时间随不同的负载电流及不同功率管导通电阻而与理想的占空比不成比例,使得电路开关频率不能近似稳定,降低了DC-DC转换器的转换效率。传统的恒定导通时间控制器由于并未考虑PMOS管和NMOS管在导通情况下存在的寄生导通电阻,使得电路导通时间与理想的占空比不成比例,从而导致DC-DC转换器的效率降低。而实际的导通时间与功率管的寄生导通电阻、转换器输入电压以及负载电流有关,因此,在考虑非理想效应的情况下,如何在DC-DC转换器中产生自适应的恒定导通时间就变得极其重要。
技术实现思路
为了解决现有技术中存在的上述问题,本专利技术提供了一种非理想效应抑制 ...
【技术保护点】
1.一种非理想效应抑制的自适应恒定导通时间控制器,其特征在于,应用于DC-DC转换器,包括连接的采样模块(1)和恒定导通时间产生模块(2),其中,/n所述采样模块(1)用于对所述DC-DC转换器的输出电压(Vo)和非理想效应电压(Vn)进行采样,得到采样电压信号;/n所述恒定导通时间产生模块(2)用于根据所述采样电压信号控制所述DC-DC转换器的导通时间。/n
【技术特征摘要】
1.一种非理想效应抑制的自适应恒定导通时间控制器,其特征在于,应用于DC-DC转换器,包括连接的采样模块(1)和恒定导通时间产生模块(2),其中,
所述采样模块(1)用于对所述DC-DC转换器的输出电压(Vo)和非理想效应电压(Vn)进行采样,得到采样电压信号;
所述恒定导通时间产生模块(2)用于根据所述采样电压信号控制所述DC-DC转换器的导通时间。
2.根据权利要求1所述的非理想效应抑制的自适应恒定导通时间控制器,其特征在于,所述采样模块(1)包括第一采样单元(101)和第二采样单元(102),其中,
所述第一采样单元(101)连接至所述DC-DC转换器,用于对所述DC-DC转换器的非理想效应电压(Vn)进行采样,输出第一采样电压信号;
所述第二采样单元(102)连接至所述DC-DC转换器,用于对所述DC-DC转换器的输出电压(Vo)和所述非理想效应电压(Vn)进行采样,输出第二采样电压信号。
3.根据权利要求2所述的非理想效应抑制的自适应恒定导通时间控制器,其特征在于,所述第一采样单元(101)包括第一开关(S1)、第二开关(S2)、第一电容(C1)和第二电容(C2),其中,
所述第一开关(S1)、所述第一电容(C1)和所述第二电容(C2)串接在第一采样端(SW1)和接地端(GND)之间,所述第一采样端(SW1)采集所述非理想效应电压(Vn);
所述第二开关(S2)串接在所述第一电容(C1)和所述第二电容(C2)之间的节点与所述接地端(GND)之间;
所述恒定导通时间产生模块(2)的第一输入端连接在所述第一电容(C1)和所述第二电容(C2)之间的节点处。
4.根据权利要求2所述的非理想效应抑制的自适应恒定导通时间控制器,其特征在于,所述第二采样单元(102)包括第三开关(S3)、第四开关(S4)、第五开关(S5)、第三电容(C3)和第四电容(C4),其中,
所述第三开关(S3)、所述第三电容(C3)和所述第四电容(C4)串接在第二采样端(SW2)和所述接地端(GND)之间,所述第二采样端(SW2)采集所述输出电压(Vo);
所述第四开关(S4)串接在所述第三开关(S3)和所述第三电容(C3)之间的节点与所述第一采样端(SW1)之间;
所述第五开关(S5)串接在所述第三电容(C3)和所述第四电容(C4)之间的节点与所述接地端(GND)之间;
所述恒定导通时间产生模块(2)的第二输入端连接在所述第三电容(C3)和所述第四电容(C4)之间的节点处。
5.根据权利要求2所述的非理想效应抑制的自适应恒定导通时间控制器,其特征在于,所述恒定导通时间产生模块(2)包括跨导运算放大单元(201)、电流镜单元(202)、充放电电容单元(203)、第一电压...
【专利技术属性】
技术研发人员:刘帘曦,孙梦娜,陈成,黄文斌,廖栩锋,
申请(专利权)人:西安电子科技大学,
类型:发明
国别省市:陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。