总线接口测试电路和方法技术

本发明专利技术提供一种总线接口测试电路和方法。该电路包括：数据处理单元、第一选择电路及第二选择电路；数据处理单元分别与编码电路的输入端、第一选择电路的输入端、第一差分电路的输出端、解码电路的输出端及第二选择电路的输出端连接；第一选择电路的输入端与编码电路的输出端连接，第一选择电路的输出端分别与第一差分电路的输入端和第二选择电路的输入端连接；第二选择电路的输入端与第二差分电路的输出端连接，第二选择电路的输出端与解码电路的输入端连接。本发明专利技术通过数据处理单元将测试数据分别通过与N个测试模式对应的N个测试通道进行处理和传输，并根据N个测试通道的输出数据和测试数据得到测试结果，实现对SpaceWire总线接口电路的故障排查。

Bus interface test circuit and method

【技术实现步骤摘要】
总线接口测试电路和方法
本专利技术涉及航天和航空测试
，尤其涉及一种总线接口测试电路和方法。
技术介绍
随着航天事业的不断发展，航天技术和应用领域的不断扩展，航天设备系统进行数据处理的规模和信息量越来越庞大，对大规模且复杂的数据处理技术的需求越来越迫切，使得航天星载信息交互网络的高速传输日益重要。SpaceWire总线(空间高速数据传输总线)是由欧洲宇航局(ESA)于2003年提出的串行、高速、点对点、全双工的串行总线网络，传输码率2-400Mbps，通过发送接收方向两对差分信号实现数据的编解码及可靠传输。基于SpaceWire总线的诸多优势，目前SpaceWire总线广泛应用于目前的航天、航空通信系统领域。现有的应用工程通信网络中，当SpaceWire总线接口电路中的任一电路出现故障时，一般需要结合整个通信网络，并借助测试仪器来验证SpaceWire总线接口电路中各个电路的正确性，操作不便，效率低下，且成本较高。因此，现亟需一种能够对SpaceWire总线接口电路中的各个电路进行故障判断的总线接口测试电路。
技术实现思路
本专利技术提供一种总线接口测试电路和方法，以解决现有技术中需要通过整个通信网络和测试仪器才能够对SpaceWire总线接口进行测试而带来操作不便，效率低下，且成本较高的问题。第一方面，本专利技术提供一种总线接口测试电路，应用于对SpaceWire总线接口电路的测试，所述SpaceWire总线接口电路包括：依次连接的编码电路、第一差分电路、第二差分电路及解码电路，所述总线接口测试电路包括：数据处理单元、第一选择电路及第二选择电路；其中，所述数据处理单元分别与所述编码电路的输入端、所述第一选择电路的输入端、所述第一差分电路的输出端、所述解码电路的输出端及第二选择电路的输出端连接；所述第一选择电路的输入端还与所述编码电路的输出端连接，所述第一选择电路的输出端分别与所述第一差分电路的输入端和所述第二选择电路的输入端连接；所述第二选择电路的输入端还与所述第二差分电路的输出端连接，所述第二选择电路的输出端还与所述解码电路的输入端连接；所述数据处理单元，用于设置N个测试模式，N为正整数；所述数据处理单元，还用于获取测试数据；并将所述测试数据分别通过与所述N个测试模式对应的N个测试通道进行处理和传输，所述测试模式与所述测试通道一一对应，每个所述测试通道包含所述SpaceWire总线接口电路中的至少一个电路；所述数据处理单元，还用于根据所述N个测试通道的输出数据和所述测试数据，得到测试结果，所述测试结果用于表明所述SpaceWire总线接口电路中的各个电路是否出现故障。可选地，所述数据处理单元包括：模式配置模块、数据产生模块及数据校验模块；其中，所述模式配置模块的输出端与所述数据产生模块的输入端连接，所述数据产生模块的输出端分别与所述编码电路的输入端、所述第一选择电路的输入端和所述数据校验模块的输入端连接；所述数据校验模块的输入端还分别与所述解码电路的输出端、所述第二选择电路的输出端及所述第一差分电路的输出端连接，所述模式配置模块，用于设置所述N个测试模式；所述数据产生模块，用于获取测试数据并将所述测试数据发送给所述数据校验模块，以及将所述测试数据分别通过与所述N个测试模式对应的N个测试通道进行处理和传输；所述数据校验模块，用于根据所述N个测试通道的输出数据和所述测试数据，得到所述测试结果。可选地，所述数据处理单元为处理器。可选地，所述N个测试模式包括：全通路测试模式、差分通路测试模式、编解码通路测试模式和单通路测试模式；其中，所述数据校验模块，用于根据从在所述全通路测试模式下所述测试通道的输出数据和所述测试数据，获得第一判断结果，所述第一判断结果用于确定在所述全通路测试模式下所述测试通道中的各个电路是否出现故障；根据从在所述差分通路测试模式下所述测试通道的输出数据和所述测试数据，获得第二判断结果，所述第二判断结果用于确定在所述差分通路测试模式下所述测试通道中的各个电路是否出现故障；根据从在所述编解码通路测试模式下所述测试通道的输出数据和所述测试数据，获得第三判断结果，所述第三判断结果用于确定在所述编解码通路测试模式下所述测试通道中的各个电路是否出现故障；根据从在所述单通路测试模式下所述测试通道的输出数据和所述测试数据，获得第四判断结果，所述第四判断结果用于确定在所述单通路测试模式下所述测试通道中的各个电路是否出现故障；根据所述第一判断结果、所述第二判断结果、所述第三判断结果和所述第四判断结果，得到所述测试结果。可选地，在所述测试通道对应的测试模式为所述全通路测试模式时，所述模式配置模块用于确定所述测试通道为所述编码电路、所述第一差分电路、所述第二差分电路和所述解码电路形成的通道；并向所述数据产生模块发送全通路测试指令；所述数据产生模块，用于在接收到所述全通路测试指令时，将所述测试数据通过所述测试通道中的各个电路进行处理和传输；所述数据校验模块，用于接收所述测试通道的输出数据，并判断所述输出数据和所述测试数据是否相同，得到所述第一判断结果。可选地，在所述测试通道对应的测试模式为差分通路测试模式时，所述模式配置模块用于确定所述测试通道为所述第一选择电路、所述第一差分电路、所述第二差分电路和所述第二选择电路形成的通道；并向所述数据产生模块发送差分通路测试指令；所述数据产生模块，用于在接收到所述差分通路测试指令时，将所述测试数据通过所述测试通道中的各个电路进行处理和传输；所述数据校验模块，用于接收所述测试通道的输出数据，并判断所述输出数据和所述测试数据是否相同，得到所述第二判断结果。可选地，在所述测试通道对应的测试模式为编解码通路测试模式时，所述模式配置模块用于确定所述测试通道为所述编码电路、所述第一选择电路、所述第二选择电路和所述解码电路形成的通道；并向所述数据产生模块发送编解码通路测试指令；所述数据产生模块，用于在接收到所述编解码通路测试指令时，将所述测试数据通过所述测试通道中的各个电路进行处理和传输；所述数据校验模块，用于接收所述测试通道的输出数据，并判断所述输出数据和所述测试数据是否相同，得到所述第三判断结果。可选地，在所述测试通道对应的测试模式为单通路测试模式时，所述模式配置模块用于确定所述测试通道为所述编码电路和所述第一差分电路形成的通道；并向数据产生模块发送单通路测试指令；所述数据产生模块，用于在接收到所述单通路测试指令时，将所述测试数据通过所述测试通道中的各个电路进行处理和传输；所述数据校验模块，用于对所述测试数据在经过与所述测试通道中的各个电路相同的处理过程进行预测，得到预测数据，并接收所述测试通道的输出数据，判断所述输出数据和所述预测数据是否相同，得到所述第四判断结果。可选地，所述第一差分电路通过线缆或者外部设备与所述第二差分电路连接。第二方面，本专利技术提供一种总线接口本文档来自技高网...

【技术保护点】
1.一种总线接口测试电路，其特征在于，应用于对SpaceWire总线接口电路的测试，所述SpaceWire总线接口电路包括：依次连接的编码电路、第一差分电路、第二差分电路及解码电路，所述总线接口测试电路包括：数据处理单元、第一选择电路及第二选择电路；其中，/n所述数据处理单元分别与所述编码电路的输入端、所述第一选择电路的输入端、所述第一差分电路的输出端、所述解码电路的输出端及第二选择电路的输出端连接；/n所述第一选择电路的输入端还与所述编码电路的输出端连接，所述第一选择电路的输出端分别与所述第一差分电路的输入端和所述第二选择电路的输入端连接；/n所述第二选择电路的输入端还与所述第二差分电路的输出端连接，所述第二选择电路的输出端还与所述解码电路的输入端连接；/n所述数据处理单元，用于设置N个测试模式，N为正整数；/n所述数据处理单元，还用于获取测试数据；并将所述测试数据分别通过与所述N个测试模式对应的N个测试通道进行处理和传输，所述测试模式与所述测试通道一一对应，每个所述测试通道包含所述SpaceWire总线接口电路中的至少一个电路；/n所述数据处理单元，还用于根据所述N个测试通道的输出数据和所述测试数据，得到测试结果，所述测试结果用于表明所述SpaceWire总线接口电路中的各个电路是否出现故障。/n...

【技术特征摘要】
1.一种总线接口测试电路，其特征在于，应用于对SpaceWire总线接口电路的测试，所述SpaceWire总线接口电路包括：依次连接的编码电路、第一差分电路、第二差分电路及解码电路，所述总线接口测试电路包括：数据处理单元、第一选择电路及第二选择电路；其中，
所述数据处理单元分别与所述编码电路的输入端、所述第一选择电路的输入端、所述第一差分电路的输出端、所述解码电路的输出端及第二选择电路的输出端连接；
所述第一选择电路的输入端还与所述编码电路的输出端连接，所述第一选择电路的输出端分别与所述第一差分电路的输入端和所述第二选择电路的输入端连接；
所述第二选择电路的输入端还与所述第二差分电路的输出端连接，所述第二选择电路的输出端还与所述解码电路的输入端连接；
所述数据处理单元，用于设置N个测试模式，N为正整数；
所述数据处理单元，还用于获取测试数据；并将所述测试数据分别通过与所述N个测试模式对应的N个测试通道进行处理和传输，所述测试模式与所述测试通道一一对应，每个所述测试通道包含所述SpaceWire总线接口电路中的至少一个电路；
所述数据处理单元，还用于根据所述N个测试通道的输出数据和所述测试数据，得到测试结果，所述测试结果用于表明所述SpaceWire总线接口电路中的各个电路是否出现故障。


2.根据权利要求1所述的电路，其特征在于，所述数据处理单元包括：模式配置模块、数据产生模块及数据校验模块；其中，
所述模式配置模块的输出端与所述数据产生模块的输入端连接，所述数据产生模块的输出端分别与所述编码电路的输入端、所述第一选择电路的输入端和所述数据校验模块的输入端连接；
所述数据校验模块的输入端还分别与所述解码电路的输出端、所述第二选择电路的输出端及所述第一差分电路的输出端连接，
所述模式配置模块，用于设置所述N个测试模式；
所述数据产生模块，用于获取测试数据并将所述测试数据发送给所述数据校验模块，以及将所述测试数据分别通过与所述N个测试模式对应的N个测试通道进行处理和传输；
所述数据校验模块，用于根据所述N个测试通道的输出数据和所述测试数据，得到所述测试结果。


3.根据权利要求1所述的电路，其特征在于，所述数据处理单元为处理器。


4.根据权利要求1-3任一项所述的电路，其特征在于，所述N个测试模式包括：全通路测试模式、差分通路测试模式、编解码通路测试模式和单通路测试模式；其中，
所述数据校验模块，用于根据从在所述全通路测试模式下所述测试通道的输出数据和所述测试数据，获得第一判断结果，所述第一判断结果用于确定在所述全通路测试模式下所述测试通道中的各个电路是否出现故障；根据从在所述差分通路测试模式下所述测试通道的输出数据和所述测试数据，获得第二判断结果，所述第二判断结果用于确定在所述差分通路测试模式下所述测试通道中的各个电路是否出现故障；根据从在所述编解码通路测试模式下所述测试通道的输出数据和所述测试数据，获得第三判断结果，所述第三判断结果用于确定在所述编解码通路测试模式下所述测试通道中的各个电路是否出现故障；根据从在所述单通路测试模式下所述测试通道的输出数据和所述测试数据，获得第四判断结果，所述第四判断结果用于确定在所述单通路测试模式下所述测试通道中的各个电路是否出现故障；根据所述第一判断结果、所述第二判断结果、所述第三判断结果和所述第四判断结果，得到所述测试结果。


5.根据权利要求4所述的电路，其特征在于，在所述测试通道对应的测试模式为所述全通路测试模式时，所述模式配置模块用于确定所述测试通道为所述编码电路、所述第一差分电路、所述第二差分电路和所述解码电路形成的通道；并向所述数据产生模块发送全通路测试指令；
所述数据产生模块，用于在接收到所述全通路测试指令时，将所述测试数据通过所述测试通道中的各个电路进行处理和传输；
所述数据校验模块，用于接收所述测试通道的输出数据，并判断所述输出数据和所述测试数据是否相同，得到所述第一判断结果。


6.根据权利要求4所述的电路，其特征在于，在所述测试通道对应的测试模式为差分通路测试模式时，所述模式配置模块用于确定所述测试通道为所述第一选择电路、所述第一差分电路、所述第二差分电路和所述第二选择电路形成的通道；并向所述数据产生模块发送差分通路测试指令；
所述数据产生模块，用于在接收到所述差分通路测试指令时，将所述测试数据通过所述测试通道中的各个电路进行处理和传输；
所述数据校验模块，用于接收所述测试通道的输出数据，并判断所述输出数据和所述测试数据是否相同，得到所述第二判断结果。


7.根据权利要求4所述的电路，其特征在于，在所述测试通道对应的测试模式为编解码通路测试模式时，所述模式配置模块用于确定所述测试通道为所述编码电路、所述第一选择电路、所述第二选择电路和所述解码电路形成的通道；并向所述数据产生模块发送编解码通路测试指令；
所述数据产生模块，用于在接收到所述编解码通路测试指令时，将所述测试数据通过所述测试通道中的各个电路进行处理和传输；
所述数据校验模块，用于接收所述测试通道的输出数据，并判断所述输出数据和所述测试数据是否相同，得到所述第三判断结果。


8.根据权利要求4所述的电路，其特征在于，在所述测试通道对应的测试模式为单通路测试模式时，所述模式配置模块用于确定所述测试通道为所述编码电路和所述第一差分电路形成的通道；并向数据产生模块发送单通...

【专利技术属性】
技术研发人员：姜文奇，苏孟豪，刘苏，
申请(专利权)人：龙芯中科技术有限公司，
类型：发明
国别省市：北京;11