一种适应亚微米像素的UTBB光电探测器、阵列和方法技术

本申请公开了一种适应亚微米像素的UTBB光电探测器、阵列和方法，包括：硅膜层、埋氧层、掺杂层和衬底，所述衬底、掺杂层、埋氧层和硅膜层依次从下至上设置；所述硅膜层包括相邻的一个NMOS管和一个PMOS管；所述掺杂层包括多个交替排列的N型掺杂区和P型掺杂区。所述NMOS管为一个像素单元，所述PMOS管为一个像素单元。通过在掺杂层采用横向电场，主动使信号电荷向像素内聚集，抑制串扰的能力更强，而且无需浅槽隔离，可以使像素单元进一步缩小。采用横向PN结感光结构，PN结的横向自建电场与埋氧层下垂直方向电场共同作用，使得光生电子可以漂移并聚集在埋氧层下方。横向电场的存在提高了光电转化效率，抑制了像素间串扰，使其更适合于亚微米像素。

A utbb photodetector, array and method for submicron pixels

【技术实现步骤摘要】
一种适应亚微米像素的UTBB光电探测器、阵列和方法
本申请涉及硅基光电探测器领域，尤其涉及一种适应亚微米像素的UTBB光电探测器、阵列和方法。
技术介绍
光电成像探测器广泛用于军事、医疗、汽车、移动设备等。现如今，在先进工业、汽车、医疗等领域对高分辨率大视场成像的需求越来越高，需要更小尺寸的像素单元。目前主流光电成像探测器为CCD光电器件及CMOS-APS光电器件，CCD光电器件直接通过电荷转移进行光电探测，而CMOS-APS光电器件通过像素单元光电二极管收集电荷后转变为电压信号通过CMOS电路放大并读取。两种光电探测器件具有各自的优势和不足。然而，由于器件本身结构限制，两种光电探测器单个像素单元均包含多个晶体管等器件结构，使得像素尺寸局限在微米量级以上无法进一步缩小。使用单个晶体管，如超薄体及埋氧(Ultra-ThinBoxandBody，UTBB)结构，实现光电探测单元可以有效降低像素单元尺寸，然而目前有采用UTBB结构作为图像传感器的方案需要采用浅槽隔离来抑制像素间的串扰，限制了像素单元的进一步缩小。综上所述，需要提供一种尺寸小且能够抑制串扰的光电探测器、阵列和方法。
技术实现思路
为解决以上问题，本申请提出了一种适应亚微米像素的UTBB光电探测器、阵列和方法。一方面，本申请提出了一种适应亚微米像素的UTBB光电探测器，包括：硅膜层、埋氧层、掺杂层和衬底，所述衬底、掺杂层、埋氧层和硅膜层依次从下至上设置；所述硅膜层包括相邻的一个NMOS管和一个PMOS管；所述掺杂层包括多个交替排列的N型掺杂区和P型掺杂区。优选地，所述NMOS管为一个像素单元，所述PMOS管为一个像素单元；所述NMOS管的源端和漏端被隔在NMOS管的沟道两端，NMOS管的栅端在NMOS管的沟道上；所述PMOS管的源端和漏端被隔在PMOS管的沟道两端，PMOS管的栅端在PMOS管的沟道上。优选地，所述NMOS管和所述PMOS管的沟道长度为20至100纳米，源端长度为20至90纳米，漏端长度为20至90纳米。优选地，所述硅膜层的硅膜厚度为5至20纳米。优选地，所述埋氧层厚度为10至30纳米。优选地，所述掺杂层的深度为50至1000纳米，所述P型掺杂区和所述N型掺杂区的掺杂浓度为1×1016至1×1018立方厘米。第二方面，本申请提出了一种适应亚微米像素的UTBB光电探测器阵列，包括：包括：由M×N个上述权利要求1-7任意一项所述的光电探测器组成的光电探测器阵列，其中M和N为大于等于2的自然数。优选地，所述光电探测器阵列包括多列字线、多行位线、公共N型掺杂区电极和公共源极，其中，所有NMOS管的源极和PMOS管的源极与公共源极相连，掺杂层的所有N型掺杂区与所述公共N型掺杂区电极相连，每列光电探测器的栅极和与其对应的字线相连，每行光电探测器的漏极和与其对应的位线相连。第三方面，本申请提出了一种适应亚微米像素的UTBB光电探测器的探测方法，包括：对NMOS管栅端和漏端施加正电压，对PMOS管栅端和漏端施加负电压；埋氧层与掺杂层之间聚集的正电荷量根据光照强度改变，从而改变NMOS管或PMOS管的阈值电压和漏端电流；通过测量埋氧层上方硅膜层的漏端电流评估光照强度。本申请的优点在于：通过在掺杂层采用横向电场，主动使信号电荷向像素内聚集，抑制串扰的能力更强，而且无需浅槽隔离，可以使像素单元进一步缩小。附图说明通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选事实方案的目的，而并不认为是对本申请的限制。而且在整个附图中，用同样的参考符号表示相同的部件。在附图中：图1是本申请提供的一种适应亚微米像素的UTBB光电探测器的结构图；图2是本申请提供的一种适应亚微米像素的UTBB光电探测器阵列的结构图；图3是本申请提供的一种适应亚微米像素的UTBB光电探测器的探测方法的步骤示意图；图4是本申请提供的一种适应亚微米像素的UTBB光电探测器的探测方法的光照前后PN结与埋氧层界面处电势分布图；图5是本申请提供的一种适应亚微米像素的UTBB光电探测器的探测方法的光照前后MOS管转移特性曲线图。具体实施方式下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。根据本申请的实施方式，提出一种适应亚微米像素的UTBB光电探测器，如图1所示，包括：硅膜层、埋氧层、掺杂层和衬底，所述衬底、掺杂层、埋氧层和硅膜层依次从下至上设置；硅膜层包括相邻的一个NMOS管和一个PMOS管；掺杂层包括多个交替排列的N型掺杂区和P型掺杂区。NMOS管为一个像素单元，PMOS管为一个像素单元；NMOS管的源端和漏端被隔在NMOS管的沟道两端，NMOS管的栅端在NMOS管的沟道上；PMOS管的源端和漏端被隔在PMOS管的沟道两端，PMOS管的栅端在PMOS管的沟道上。NMOS管和PMOS管的沟道长度为20至100纳米，源端长度为20至90纳米，漏端长度为20至90纳米。硅膜层的硅膜厚度为5至20纳米。硅膜厚度为沟道的厚度，沟道上方的是栅端，硅膜厚度不包括栅端的厚度。源端和漏端突出的部分是为了减小源端和漏端的电阻所做的源漏抬升，为UTBB工艺中常见的结构，所以硅膜厚度也不包括源端和漏端突出的部分。埋氧层厚度为10至30纳米。掺杂层的深度为50至1000纳米，P型掺杂区和N型掺杂区的掺杂浓度为1×1016至1×1018立方厘米。掺杂层的P型掺杂区和N型掺杂区的掺杂浓度和面积可以分别调整。P型掺杂区和N型掺杂区的位置可以互相交换。掺杂层的P型掺杂区和N型掺杂区的位置与硅膜层的NMOS管和PMOS管在横向方向上的相对位置可以调整。第二方面，本申请提出了一种适应亚微米像素的UTBB光电探测器阵列，如图2所示，包括：由M×N个光电探测器组成的光电探测器阵列，其中M和N为大于等于2的自然数。光电探测器阵列包括多列字线、多行位线、公共N型掺杂区电极和公共源极，其中，所有NMOS管的源极和PMOS管的源极与公共源极相连，掺杂层的所有N型掺杂区与所述公共N型掺杂区电极相连，每列光电探测器的栅极和与其对应的字线相连，每行光电探测器的漏极和与其对应的位线相连。如图2所示，所有NMOS管源极(端)和PMOS管源极接公共源极Vs，并置0电位，衬底中所有N型掺杂区接公共N型掺杂区电极Vn，每列器件栅极共接字线，每行器件漏极共接位线。器件复位时，所有字线置0电位，所有位线置0电位，N型掺杂区置负电位。本文档来自技高网...

【技术保护点】
1.一种适应亚微米像素的UTBB光电探测器，其特征在于，包括：硅膜层、埋氧层、掺杂层和衬底，所述衬底、掺杂层、埋氧层和硅膜层依次从下至上设置；/n所述硅膜层包括相邻的一个NMOS管和一个PMOS管；/n所述掺杂层包括多个交替排列的N型掺杂区和P型掺杂区。/n

【技术特征摘要】
1.一种适应亚微米像素的UTBB光电探测器，其特征在于，包括：硅膜层、埋氧层、掺杂层和衬底，所述衬底、掺杂层、埋氧层和硅膜层依次从下至上设置；
所述硅膜层包括相邻的一个NMOS管和一个PMOS管；
所述掺杂层包括多个交替排列的N型掺杂区和P型掺杂区。


2.如权利要求1所述的光电探测器，其特征在于，所述NMOS管为一个像素单元，所述PMOS管为一个像素单元；
所述NMOS管的源端和漏端被隔在NMOS管的沟道两端，NMOS管的栅端在NMOS管的沟道上；
所述PMOS管的源端和漏端被隔在PMOS管的沟道两端，PMOS管的栅端在PMOS管的沟道上。


3.如权利要求2所述的光电探测器，其特征在于，所述NMOS管和所述PMOS管的沟道长度为20至100纳米，源端长度为20至90纳米，漏端长度为20至90纳米。


4.如权利要求1所述的光电探测器，其特征在于，所述硅膜层的硅膜厚度为5至20纳米。


5.如权利要求1所述的光电探测器，其特征在于，所述埋氧层厚度为10至30纳米。


6.如权利要...

【专利技术属性】
技术研发人员：杜刚，刘力桥，刘晓彦，
申请(专利权)人：北京大学，
类型：发明
国别省市：北京;11