一种采样频率可调的模数转换器制造技术

技术编号:22841310 阅读:23 留言:0更新日期:2019-12-14 20:09
本实用新型专利技术公开了一种采样频率可调的模数转换器,包括含有非交叠时钟、自举开关、运算放大器、内部时钟产生单元、DAC控制逻辑单元、异步延时逻辑模块、DAC电容阵列、延时逻辑模块、第一延时选择器和第二延时选择器;本实用新型专利技术采用第一延时选择器和第二延时选择器,第一延时选择器和第二延时选择器均采用三种相同的延时时间,通过选择延时时间方式,形成不同的异步时钟,从而达到采样频率可调;本实用新型专利技术中采用一级运放加二级锁存作为比较器,可以阻止回扫噪声,提高比较速度。

An analog-to-digital converter with adjustable sampling frequency

【技术实现步骤摘要】
一种采样频率可调的模数转换器
本专利技术涉及集成电路
,尤其涉及一种采样频率可调的模数转换器。
技术介绍
A/D转换器是连接模拟系统与数字信号处理系统重要的桥梁,在数字信号处理技术及无线通信领域的广泛应用,使得对基于CMOS工艺的ADC(Analog-to-digitalconverter,模数转换器)的需求量日益增加,尤其是高速度、高精度、低功耗、低成本的ADC。SAR(SuccessiveApproximationRegister,逐次逼近型)A/D转换电路是常用的一种电路,其采样频率固定,不能实现采样频率可调。
技术实现思路
本专利技术所要解决的技术问题是针对
技术介绍
的不足提供了一种采样频率可调的模数转换器。本专利技术为解决上述技术问题采用以下技术方案:一种采样频率可调的模数转换器,包括延时逻辑模块、比较器、逐次逼近寄存器、DAC电容阵列,还包括第一延时选择器和第二延时选择器;所述延时逻辑模块的一端与比较器的Valid信号连接,另一端与第二延时选择器的输入端连接;所述第一延时选择器的输入端与比较器的输出端连接,另一端与第二延时选择器的输出端和逐次逼近寄存器的输入端连接。进一步的:所述比较器包括前级运算放大器和二级锁存器;所述前级运算放大器中,M9和M10的栅极连接输入信号VIP和VIN,前级运算放大器的输出端分别连接到二级锁存器中M3和M4的栅极,作为二级锁存器的输入信号,VOUTP和VOUTN为二级锁存器的输出信号,将VOUTP和VOUTN取反后,再经过与非门电路运算,得到Valid信号。进一步的:所述第一延时选择器和第二延时选择器均采用3种相同的延时(设计者也可以根据需求采用多种不同的延时,具体情况视需求而定)。进一步的:所述第一延时选择器和第二延时选择器均包含3个延时单元、3个延时选择器开关;3个延时单元相互串联,延时选择器开关switch1的一端连接延时单元delaytime1的输入端,延时选择器开关switch1的另一端连接延时单元delaytime3的输出端;延时选择器开关switch2的一端连接延时单元delaytime2的输入端,延时选择器开关switch2的另一端连接delaytime3的输出端;延时选择器开关switch3的一端连接延时单元delaytime3的输入端,延时选择器开关switch3的另一端连接延时单元delaytime3的输出端。进一步的:所述延时单元由两个相互串联的反相器组成,第二级反相器的输入端与第一级反相器的输出端相连。进一步的:所述延时选择器开关电路由输入信号A和B、反相器电路以及或非门电路组合而成,A和B为外部数字输入信号;延时选择器开关switch1中,A信号连接一个反相器的输入端,该反相器的输出端连接或非门电路的一个输入端,B信号连接另一个反相器的输入端,该反相器的输出端连接或非门电路的另一个输入端;延时选择器开关switch2中,A信号连接或非门电路的一个输入端,B信号连接反相器的输入端,该反相器的输出端连接或非门电路的另一个输入端;延时选择器开关switch3中,A信号连接一个反相器的输入端,该反相器的输出端连接或非门电路的一个输入端,B信号连接或非门电路的另一个输入端。当A和B都为高电平时,或非门电路输出高电平;延时选择器开关switch2中,A信号连接或非门电路的一个输入端,B信号连接反相器的输入端,该反相器的输出端连接或非门电路的另一个输入端,当A为低电平、B为高电平时,或非门电路输出高电平;延时选择器开关switch3中,A信号连接一个反相器的输入端,该反相器的输出端连接或非门电路的一个输入端,B信号连接或非门电路的另一个输入端,当A为高电平、B为低电平时,或非门电路输出高电平。进一步的:所述DAC电容阵列采用单调性电容开关过程,同时电容阵列采用五五分段电容。进一步的:所述延时逻辑模块由1个PMOS管、10个并联的NMOS管电路、1个非门电路、1个与门电路、1个或门电路组成,Valid信号通过非门电路连接到PMOS管的栅极,PMOS管的漏极连接所有NMOS管的漏极以及与门电路的其中一个输入端,C1信号连接到与门电路的另一个输入端,与门电路的输出端连接到或门电路的其中一个输入端,SAMPLE信号与其中一个NMOS管的栅极相连,并连接到或门电路的另一个输入端,S2-S10信号分别连接其余9个NMOS管的栅极。本专利技术还包括含有非交叠时钟、自举开关、内部时钟产生单元、DAC控制逻辑单元、异步延时逻辑模块、DAC电容阵列,其中,非交叠时钟的CLK输入端连接采样信号,非交叠时钟的CLK_1N输出端和CLK_2N输出端分别连接自举开关的CLK_1N输入端和CLK_2N输入端;自举开关的Vin输入端连接输入信号,自举开关的Vout输出端分别连接比较器的VIN输入端和DAC电容阵列的输出端;比较器的Vbias偏置端接偏置电压模块,比较器的两个输出端,一方面连接一个与门的两个输入端,另一方面分别与DAC控制逻辑单元的OUTN输出端和OUTP输出端对应连接,比较器的Valid输出端分别与内部时钟产生单元的Valid输入端和异步延时逻辑模块的Valid输入端连接;内部时钟产生单元的SAMPLE输入端连接采样信号,C1输出端至C10输出端分别与DAC控制逻辑单元的C1输入端至C10输入端对应连接,同时,内部时钟产生单元的C1-C10端还分别与异步延时逻辑模块的C1-C10端对应连接;DAC控制逻辑单元的CAP_N输出端连接对应的DAC电容阵列的输入端,DAC控制逻辑单元的CNi端和CPi端分别连接异步延时逻辑模块的CNi输入端和CPi输入端;异步延时逻辑模块的S2至S10输出端接入对应S2至S10输入端,其V_CLC输出端连接比较器的V_CLC输入端;外设参考电压Vref连接DAC控制逻辑单元的Vref输入端。本专利技术采用以上技术方案与现有技术相比,具有以下技术效果:1、本专利技术采用第一延时选择器和第二延时选择器,第一延时选择器和第二延时选择器均采用三种相同的延时,从而实现了采样频率可调;2、本专利技术采用的比较器包含前级运算放大器和二级锁存器,可以阻止回扫噪声,提高比较速度。附图说明图1是本专利技术的整体系统结构图;图2是本专利技术比较器的电路图;图3是本专利技术非交叠时钟的电路图;图4是本专利技术自举开关的电路图;图5是本专利技术内部时钟产生单元电路图;图6是本专利技术DAC控制逻辑单元电路图;图7是本专利技术异步延时逻辑模块电路图;图8是延时选择器的电路图;图9是延时选择器开关的电路图。具体实施方式如图1所示,一种采样频率可调的模数转换器,包括延时逻辑模块、第一延时选择器和第二延时选择器,延时逻辑模块的一端与比较器的Valid信号连接,另一端与第二延时选择器的输入端连接;所述第一延时选择器的输入端与比较器的输出端连接,另一端与第二延时选择器的输出端和逐次逼近寄存器的输入端连接。一种采样频率可调的模数转换器,还包本文档来自技高网...

【技术保护点】
1.一种采样频率可调的模数转换器,包括延时逻辑模块、比较器、逐次逼近寄存器、DAC电容阵列,其特征在于:还包括第一延时选择器和第二延时选择器;所述延时逻辑模块的一端与比较器的Valid信号连接,另一端与第二延时选择器的输入端连接;所述第一延时选择器的输入端与比较器的输出端连接,另一端与第二延时选择器的输出端和逐次逼近寄存器的输入端连接。/n

【技术特征摘要】
1.一种采样频率可调的模数转换器,包括延时逻辑模块、比较器、逐次逼近寄存器、DAC电容阵列,其特征在于:还包括第一延时选择器和第二延时选择器;所述延时逻辑模块的一端与比较器的Valid信号连接,另一端与第二延时选择器的输入端连接;所述第一延时选择器的输入端与比较器的输出端连接,另一端与第二延时选择器的输出端和逐次逼近寄存器的输入端连接。


2.根据权利要求1所述的一种采样频率可调的模数转换器,其特征在于:所述比较器包括前级运算放大器和二级锁存器;所述前级运算放大器中,M9和M10的栅极连接输入信号VIP和VIN,前级运算放大器的输出端分别连接到二级锁存器中M3和M4的栅极,作为二级锁存器的输入信号,VOUTP和VOUTN为二级锁存器的输出信号,将VOUTP和VOUTN取反后,再经过与非门电路运算,得到Valid信号。


3.根据权利要求1所述的一种采样频率可调的模数转换器,其特征在于:所述第一延时选择器和第二延时选择器均采用3种相同的延时。


4.根据权利要求3所述的一种采样频率可调的模数转换器,其特征在于:所述第一延时选择器和第二延时选择器均包含3个延时单元、3个延时选择器开关,3个延时单元分别为:延时单元delaytime1、延时单元delaytime2、延时单元delaytime3,3个延时选择器开关分别为:延时选择器开关switch1、延时选择器开关switch2、延时选择器开关switch3;3个延时单元相互串联,延时选择器开关switch1的一端连接延时单元delaytime1的输入端,...

【专利技术属性】
技术研发人员:张翼张小元杨文吒蔡志匡夏洪亮
申请(专利权)人:南京邮电大学南京邮电大学南通研究院有限公司
类型:新型
国别省市:江苏;32

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1